分享到:

深亚微米设计的FPGA解决方案

IC芯片方案$$由于目前深亚微米技术造成电路板上器件尺寸极小,无论对ASIC还是FPGA,基板耦合都是一个严重的问题。为保证器件性能,ASIC和FPGA芯片设计人员必须解决这一问题,利用尽可能好的工具和模型来精确地模拟问题,同时还要在设计完成、覆膜之前对设计进行自动验证。Xilinx公司已经开发出了类似的专用自动化技术,用于EDA供应商的CadMOS的SeismIC~(TM)和Pa-cifIC~(TM)工具,这些工具可用于传统的深亚微米ASIC设计。利用这些工具,可对目前最大的FPGA器件进行自动建模和验证,从而为用户解决将FPGA的基板耦合问题。$$基板反射是由大量I/O晶体管开关造成的,如果在ASIC芯片设计中考虑不周,会导致双时钟现象,以及不确定或错误的逻辑状态。当然FPGA逻辑中也必须精确地对基板反射进行建模,FPGA设计必须优化以提供足够的绝缘性能。由于在覆膜前采用精确的噪声模型并在设计中减小基板噪声,Xilinx公司...  (本文共1页) 阅读全文>>

《电子设计技术》1998年06期
电子设计技术

EDA厂商关注深亚微米设计

展望1998年,EDA厂商对深业微米(DSM)解决方案十分乐观,一些公司正在独立或联合提出解决方案。Dataquest公司的Gary smith认为,1998年是EDA工业关键性的一年。对此,不仅EDA厂商在为DSM设计提供下一代工具,许多半导体公司也将开发他们自己的设计工具。Dataquest公司预测1 998年的设计工具市场可达到29.6亿美元(比1997年增长23%),而工具的维修和服务可达到20亿美元(比1997年增长190/0)。 伽iekturn Design Systems公司总裁兼首席行政主管Kcitlll刁ob。分析说,从全球工业前景来看,目前正在向复杂度更大的设计发展。他说,1997年到1999年,最根本的是在平均复杂度上的大飞跃。目前,半导体公司和系统公司的产品设计平均复杂度为25一30万门。今后2年,复杂度将增加三倍·1997年,有50一60%的设计是针对。.5协m或0.5卜m线宽以上的,1998年和19...  (本文共1页) 阅读全文>>

《电子科技》1970年20期
电子科技

深亚微米MOSFET模型研究进展

深亚微米MOSFET模型研究进展周浩华姚立真郝跃摘要文中在对深亚微米MOSFET的器件模型的研究基础上,提出了研究MOSFET模型值得注意的问题,并对如何建立深亚微米MOSFET模型作出了有益的探讨。关键词深亚微米,MOSFET,器件模型。TheProgresoftheDeep┐SubmicronMOSFETModelResearchZhouHaohuaYaoLizhenHaoYue(MicroelectronicsInstitute,XidianUniversity)AbstractThispaperdealswiththeproblemsontheMOSFETmodelresearchbasedonthereasearchinthedeep-submicronMOSFETdevicemodel,andpresentssomesuggestionsonhowtoconstructdeep-submicronMOSFETmode...  (本文共4页) 阅读全文>>

《电子设计技术》1995年09期
电子设计技术

深亚微米ASIC:系统设计不可或缺的技术

将任何一种半导体产品推向市场的步骤都是相同的:为基本的器件开发一个SPICE模型库、开发一个单元库、设计一块芯片、再把这块芯片嵌入系统。通常,ASIC销售商开发描述制造工艺基本功能的5 PICE模型库‘由你或者是ASIC销售商来开发一些逻辑单元,然后用这些单元来开发ASIC的各种逻辑功能。把所完成的AsIG放入你的系统之后,就可完成所需要的功能。 当器件的几何尺寸降至0.5卜m以下时,深亚微米硅结构的物理性质给ASIC的性能造成了很大的非连续性。图1列举了一个典型的定制结构IC,它由几个不同的模块构成。几高性能的数据通路需要高速的数据总线,并且往往要采用对定时敏感的动态逻辑来提高速度。R八M含有大量晶体管。因此,它们一般要求使用工艺上能够制造的尺寸最小的晶体管。随机逻辑块需要复杂的单元库,并且经常包含延迟复杂的错纵布线。模拟块和PLL则依赖于可预测的模拟品体管的特性。 在上述的每一个例子中,当ASIC设计工具中的模型不能正确反映...  (本文共3页) 阅读全文>>

华中科技大学
华中科技大学

深亚微米/纳米V-SOI MOSFET的建模与模拟

本论文的中心为超大规模集成电路计算机辅助设计的器件模型与模拟问题。基于集成电路技术的高速发展,电路集成度与性能的不断提高,器件等比例缩小已进入特征尺寸为深亚微米/纳米范畴,已达到了半导体器件的物理限制。因此,深亚微米/纳米级的 MOSFET 的新型结构研究,以及其建模和模拟研究,就成为有相当理论与实践意义的工作。MOSFET 的研究简单概述为两个方面:一是 MOSFET 的等比例缩小,二是相应的器件模型及模拟。三维电路结构是集成电路结构技术的发展方向之一,需要研究新的结构技术及相应的建模和模拟。在器件尺寸已进入载流子输运特征尺寸范围的阶段,载流子输运模型的物理层次已从漂移扩散模型向半经典的玻耳兹曼输运模型、全量子模型发展。因而,发展新型的大规模集成电路(VLSI)器件结构,进行更高物理层次的建模与模拟,研究新的计算技术,是本论文的主要目标。本论文的主要内容为:①研究MOSFET等比例缩小的物理限制与结构技术,建立新的器件结构。②...  (本文共178页) 本文目录 | 阅读全文>>

《微电子技术》2000年01期
微电子技术

台湾深亚微米发展势头正旺

台湾省半导体行业的亚微米生产大多已进入 0 35 μm以下。但在进行批量生产的同时 ,台湾DRAM产品市场的 80 %由境外进入。 1 998年使台湾自产的DRAM价格几乎下跌 1 0倍。对此 ,台湾半导体行业协会(TSIA)进行了长期观察 ,发现美国厂商涉嫌持续以低价向台湾倾销DRAM。该协会要求台湾对美国厂商的倾销行为展开反倾销调查 ,并给予征收反倾销税。美国进入台湾的DRAM价格低于台湾同类产品正常价格的46 %。在反倾销的同时 ,台湾抓紧时间不断调整亚微米生产能力。联电集团将达到0 35 μm、 0 2 5 μm和 0 1 8μm生产能力 ,产品是日本川崎公司的。德在 1 999年 3月与日本富士通签订了 6 4MbDRAM技术合作和代加工协议。德在 6月开始供货 ,并在第三季度开始每月向富士通提供 1万片圆片。在年底前达到0 2 μm技术量...  (本文共1页) 阅读全文>>