分享到:

频率合成器信号源

频率合成信号源是高性能的信号发生器,因其较高的价格令一般电子爱好者无法问津。本文介绍一种用常用元件构  (本文共1页) 阅读全文>>

权威出处: 电子报2006-02-19
电子科技大学
电子科技大学

C波段通信系统频率合成器的设计与实现

频率合成相关工程设计指的是以一个或数个参考频率源为基准,在某一频段范围内,通过一定方法生成单个或多个工作频点的过程。频率合成相关技术问世以来,多种工程方法被广泛应用,本文中使用的是锁相式频率合成器(Phase Locked Loop,PLL)相关技术。本论文旨在针对C波段无线通信系统的研究基础上,综合设计实现应用于工程的基于锁相式频率合成器锁相环路,工作的内容主要包括低本振锁相环设计、高本振锁相环设计、现场可编程门阵列(Field Programmable Gate Array,FPGA)控制部分电路。通过工程的相关设计,实现了通过具有本振功能的频率合成器来为射频(Radio Frequency,RF)链路部分提供稳定且高精度的频率源信号。主要的工作总结如下:1.进行了系统整体方案及拓扑的设计,主要是以拓扑图形式实现整个通信系统结构的设计和频综部分的布板安排,重点是链路、频综及检波三个部分的拓扑设计。2.针对系统设计要求,通过基...  (本文共81页) 本文目录 | 阅读全文>>

华中科技大学
华中科技大学

微波锁相频率合成器的应用研究

本论文研究微波实验系统中的可调信号源,使用S波段小功率、低相噪、低成本的频率合成器。频率合成技术是电子系统实现高性能指标的关键技术之一,也是现代通信技术中的一个重要的研究方向。本文论述了采用锁相原理设计的频率合成器。首先论述锁相环的基本原理和基本组成部分,分析了锁相环路的线性化模型和噪声性能,然后介绍锁相环频率合成器的设计方法,主要介绍由电荷泵鉴频鉴相器和无源环路滤波器构成的锁相环频率合成器。随后,采用ADI(Analog Devices Inc.)专用的软件对锁相环电路进行仿真设计,并给出了仿真数据。最后利用仿真数据设计硬件电路,并给出相应的频率控制方法。本文使用ADF4360-0简化了电路设计,实际测试结果表明硬件电路有较好的指标,能完全满足实验系统中的使用要求。  (本文共64页) 本文目录 | 阅读全文>>

西安电子科技大学
西安电子科技大学

低相噪低杂散S波段频率合成器的技术研究

本论文主要针对S波段频率合成器进行分析和研究。首先介绍各种频率合成技术的基本原理和特点、频率合成器的相位噪声和杂散特性以及低噪声和低杂散设计技术。在上述工作基础上,对S波段低相噪低杂散频率合成器进行了较系统的方案论证,划分了频率合成器各部分单元电路的性能指标,对频率合成器设计的关键电路,如震荡源、混频器、分频器、滤波器等进行了分析与研究。论文还对电路的地线布局、馈电设计、以及腔体屏蔽等方面进行了电磁兼容方面的讨论。实验结果表明,所设计的S波段频率合成器在3600~4200MHz范围内相位噪声优于-100dBc/Hz@1kHz,杂散抑制优于-60dBc,达到了系统设计指标要求。  (本文共62页) 本文目录 | 阅读全文>>

南京理工大学
南京理工大学

K波段频率合成器的设计与实现

本文首先论述了课题的研究背景以及DDS和PLL的基本工作原理,并分析了DDS的杂散特性及PLL环路的噪声来源;对频率合成器的三种实现方案进行了综合比较;针对PLL内插DDS方案中滤波器难以实现的问题,提出了一种改进的设计方案。其次,采用DDS直接激励PLL的实现方案,设计了一款K波段频率合成器。阐述了DDS和PLL的软硬件设计过程,并利用ADISimPLL软件对PLL电路的各项性能及环路滤波器进行了仿真;给出了DDS电路、PLL电路以及整体电路的测试结果。比较了PLL电路的实测及仿真结果,分析了造成差异的可能原因。研究了PLL参考源相位噪声和芯片基底噪声对带内噪声的影响。研究了频率合成器PCB设计的电磁兼容性问题及调试方法。再次,本文采用基片集成波导技术(SIW)设计了一款K波段的带通滤波器。利用HFSS三维电磁仿真软件完成了电路的建模和仿真,并进行了加工及测试。对比其测试及仿真结果,分析了造成差异的原因。最后,指出了设计中的不...  (本文共68页) 本文目录 | 阅读全文>>

电子科技大学
电子科技大学

∑-△调制小数分频锁相频率合成器的研究

Σ-Δ调制频率合成技术是在传统小数分频率基础上的新型频率合成技术。此技术应用Σ-Δ调制将锁相环频率合成器中分数分频器产生的相位杂散转化为相位噪声,通过锁相环本身低通滤波特性滤除,从而使用单环即可获得很高频率分辨率和极低的相位杂散。并能方便实现各种数字调制,大大简化各种信号发生器的结构,成为一种先进的锁相频率合成方式,得到广泛的应用。本文在阐述Σ-Δ调制理论,分析其数学模型,噪声整形特性基础上,结合传统小数分频合成器,提出了Σ-Δ调制小数分频锁相环频率合成器实现方案,及其在FPGA里的调制器算法。硬件电路包括三个锁相环,取样混频器,分数分频器的设计等。其中,小数环(N环)由Σ-Δ调制器在参考频率为2.5MHz下,控制200~400MHz压控制振荡器实现小数点后六位频率分辨率,其实质起到变模分频功能。该环路的频率分辨率决定了总的合成器分辨率。在此环路中鉴相器误差被整形到高频段。数学分析在Σ-Δ调制理论中有详细介绍。吞脉冲计数分频环路...  (本文共61页) 本文目录 | 阅读全文>>