分享到:

一种频率计的设计方案

本文介绍的频率计以单片机为核心,将555电路的输出作为单片机的输入,把当前的频率值显示在数码管上。该频率计设计简单,结构紧凑。$$ 一、硬件电路设计$$ 本文中,555多谐振荡器的输出频率为:f=1/(0.7×(R0+2×R10))。改变电阻R0、R10的阻值,可以产生不同频率的输出。$$ 该频率计的电路如图1所示。其核心P89C51RD2单片机,具有64kB并行可编程的非易失性FLASH程序存储器,可系统编程(ISP)和在应用中编程(IAP)。该单片机片内Boot ROM包含底层FL...  (本文共2页) 阅读全文>>

权威出处: 电子报2008-04-20
长安大学
长安大学

基于VHDL语言的全同步数字频率计的设计与研究

频率信号具有较强的抗干扰能力,传输起来比较容易,与其他信号相比可以获得较高的测量精度。因此,在电子测量领域中,频率是一个基本而又非常重要的参数,频率测量也成为最重要的测量之一。随着电子测量技术的发展,越来越多的高频或超高频信号器件被广泛应用于生产生活中,原有的频率计已不能满足测量的需求,这就要求我们研究精度更高、速度更快的频率测量方法。EDA技术的发展和FPGA等大规模可编程逻辑器件的广泛应用,使设计者利用硬件描述语言(Hardware Description Language)和EDA软件就可以对系统硬件的功能进行设计和重构,使硬件设计软件化,可以像软件编程一样方便快捷。这改变了传统的电子设计方法,也改变了频率计的传统设计方法。本文详细阐述了几种常用的测频方法的原理和误差。在多周期同步测频法中由于被测信号和实际闸门信号同步,因此消除了被测信号±1个字的计数误差,但基准频率信号±1个字的计数误差仍然存在。在全同步测频法中实现了被...  (本文共68页) 本文目录 | 阅读全文>>

《电子技术与软件工程》2016年19期
电子技术与软件工程

基于CPLD的简易数字频率计设计

在可靠的EDA技术及CPLD芯片支持下,可以设计出集成程度高、速度快的数字频率计,优化频率计各部分的组成功能。基于CPLD简易数字频率计设计目标的实现,有利于增强电路仿真的准确性,扩大数字频率计的实际应用范围。在具体的设计过程中,技术人员需要对CPLD的相关特点及简易数字频率计的设计要求进行必要地了解,确保最终得到的频率计在实际的应用中能够达到预期的效果。1基于CPLD的简易数字频率计各模块的设计1.1设计原理结合CPLD芯片的优势,在具体的设计过程中,需要明确设计流程。简易数字频率计设计的流程包括:被测信号fm输入到CPLD芯片里完成对被测信号的测频、计数、锁存、译码,输出信号接数码管显示。通过这样的设计流程可知,CPFD芯片在简易数字频率计设计中占据着重要的地位,确保了规定时间内可以获得准确的被测信号。1.2 CPLD模块原理相比一般的芯片,这种芯片的集成程度高,定制过程中充分地考虑了用户的实际需求。在CPLD芯片的支持下,...  (本文共1页) 阅读全文>>

电子科技大学
电子科技大学

晶体振荡器的自动测试系统设计与实现

随着信息技术的发展,石英晶体振荡器作为电子设备的“心脏”,凭借着在频率精度、稳定度、开机特性等方面的优势在通信领域已经得到了广泛的应用。但是,目前在对晶体振荡器的指标测量中,依然会消耗大量人力资源,限制了晶体振荡器的批量生产。为了能够实现晶体振荡器的工业化生产,本文设计并实现了一套晶体振荡器的自动测试系统,实时在线的进行自动测量,并通过测试结果对晶体振荡器进行筛选,大大提高了测试效率并且降低了人为产生的误差,更加适合应用于规模化的测试生产中。本论文从自动测试系统的整体设计方案入手,以Windows系统中设计开发的应用程序配合单片机(MCU)和复杂可编程逻辑器件(CPLD)等硬件芯片的架构,实现了对晶体振荡器老化实验,以及对测试结果进行存储、计算、筛选等功能,主要研究内容如下:1、根据晶体振荡器的测试需求,分析了关键指标的测试方法,以及测试系统中所包含功能的实现流程,对系统进行了层次化、模块化的设计,提出了系统的整体方案。2、硬件...  (本文共77页) 本文目录 | 阅读全文>>

黑龙江大学
黑龙江大学

基于FPGA的数字频率计设计与仿真

本文综述了频率计的发展,介绍了测量频率的常用方法,并进行优缺点比较后,选择脉冲计数法作为本次设计的方法。由于计数法中内部计数器的个数决定了频率计的总量程,设计上中选择七个计数器作为频率计测量单位。阐述了查找表原理和结构,给出了组合逻辑电路当中,如果输入量固定,那么输出量也是相对固定的原理。对FPGA的数字逻辑实现原理进行了相关分析,通过进位逻辑将多个单元相连,可以由FPGA来实现复杂的逻辑,最后采用Verilog语言对数字频率计各功能模块和系统进行了设计仿真。本文在Quartus II软件平台上,采用Verilog语言设计了一种频率范围为1Hz~100MHz的高精度数字频率计,频率测量的相对误差小于10-5,对本文设计的数字频率计进行了优化,降低了频率计的可见误差,提高频率测量精度,为了在1Hz~100MHz频率范围内能够达到较小的误差,本文以100kHz为分界点,当被测信号频率小于100kHZ趋向低频时,采用测周法,而当被测信...  (本文共63页) 本文目录 | 阅读全文>>

电子科技大学
电子科技大学

宽带数字式综合测试仪软件设计及优化

在当今电子测量领域,传统而单一的测量仪器往往满足不了设备的复杂化和测试参数多元化的要求。宽带数字式综合测试仪通过将多种具有独立测量功能的模块和信号源集成于一个系统中,使得综合测试仪不仅具有小型化、功能丰富、稳定性强等特点,而且提升综合测试能力,增强现场电子设备维护、故障排查和解决能力。本项目的综合测试仪主要由数字示波器、标量网络分析仪、信号合成源等十多个功能模块组成。本文根据项目需求,基于综合测试仪的特点对仪器模块的软件进行了设计,并对其软件进行了优化和完善,对测试过程中出现的关键问题给出了解决方法。主要内容包括:(1)结合综合测试仪的硬件平台,介绍了整个软件设计方案,包括软件总体框架设计,应用软件的分层设计和硬件接口函数设计方案;(2)详细阐述了综合测试仪中的频率计、功率计、合成源等仪器模块的软件设计,主要对上层应用软件以及硬件接口函数进行设计;(3)根据使用调试结果,对示波器和标量网络分析仪模块进行了完善和优化设计;(4)介...  (本文共79页) 本文目录 | 阅读全文>>