分享到:

互连线电容提取技术

随着超大规模集成(VLSI)技术和深亚微米工艺的发展,集成电路中广泛存在宽度仅为深亚微米  (本文共6页) 阅读全文>>

西安电子科技大学
西安电子科技大学

基于查找表的CMP冗余金属填充寄生电容提取技术

随着集成电路制造技术的发展,CMP被广泛应用于晶圆平坦化处理。尽管CMP技术具有相对良好的平坦性,但是由于下层版图图形密度不均匀,仍然会导致抛光后电介质的厚度变化不均匀。冗余金属填充技术的采用有效缓解了这一问题,但这一技术引起的耦合电容对电路性能和成品率有着重要的影响。本文从填充区域选择,填充模式优化以及寄生电容提取三个方面解决冗余金属填充存在的问题。首先给出了计算安全填充区域的优化算法,然后对菱形冗余填充模式的主要参数进行了研究。并以此为基础提出计算菱形填充模式耦合电容增量的查找表算法。该算法速度快,精度高,通用性强,可用于冗余金属填充设计过程中的寄生参数提取和性能优化。  (本文共62页) 本文目录 | 阅读全文>>

西安电子科技大学
西安电子科技大学

三维互连电容提取算法研究

在集成电路的设计过程当中,精确的电磁参数提取对电路设计具有至关重要的意义,而在这些电磁参数里电容参数尤为重要。电容提取的边界元法由于具有精度高、变量少、处理复杂边界能力强等优点而得到了广泛的应用。随着半导体工艺的进步,芯片集成度和运算速度的提高,互连寄生效应的影响也日益明显。现有的电容提取软件已经不能满足实际工程的需要,迫切需要研制出新的高精度、高效率的电容提取算法,或者是现有算法的联合。本文采用间接边界元法和多极加速算法来提取电容,并以此为依据编制了电容提取程序。该方法是间接边界元法与多极加速算法的结合,是一种快速的电容提取方法。本文重点介绍了间接边界元法和多极加速算法的基本原理,简要介绍了程序实现的思路,从程序实现的角度详细论述了导体模型的网格化问题,导体模型分割、索引问题,以及多级加速算法的分步实现问题,并对该方法的性能进行了验证。最后,本文还简要介绍了GMRES(m)的实现步骤,这是求解大型线性方程组的一种有效方法。  (本文共64页) 本文目录 | 阅读全文>>

清华大学
清华大学

VLSI三维互连全耦合电容矩阵的层次式提取算法研究

集成电路特征尺寸的急剧缩小、工作频率的不断提高已使互连寄生效应成为影响VLSI电路性能的主要因素[1]。在GHz以上纳米级数字与数-模混合电路中,为了高精度的时延和串扰分析,需要快速准确地计算金属连线间的耦合寄生电容,这使得提取所有导体间的全耦合电容矩阵变得越发重要。近几年来,全耦合电容矩阵计算的一些初步探索已经逐步展开,如宏模型和区域分解等。最近,本课题组基于直接边界元法提出一种三维全局电容矩阵提取方法——层次式块边界元法(Hierarchical Block Boundary Element Method, HBBEM)[2],其通过计算小规模三维块的边界电容矩阵(Boundary capacitance matrix, BCM)和层次式合并算法,大大减少了提取电容矩阵的计算量。基于论文[2]提出的层次式块边界元法,本文做了以下多项改进:提出三维BEM子块的多层混合切割方法,使各BEM子块之间的交界面更小,从整体上提高了层次...  (本文共62页) 本文目录 | 阅读全文>>

西安电子科技大学
西安电子科技大学

三维VLSI互连电容提取的边界元法

在集成电路设计过程当中,精确的电容提取决定了电路设计的成败,对于电路设计具有重要的意义。电容提取的边界元法由于具有精度高、变量少、处理复杂边界能力强等优点而得到了很好的应用。现有的各种电容提取软件还远远不能满足实际工程的要求,提高电容提取的精度和速度仍是以后的一项艰巨的任务。寻求不同算法的联合,实现优势互补是一条很好的研究途径。本文采用间接边界元法和多极加速算法来提取电容。它是间接边界元法同多极加速算法相结合的产物,是一种有效的电容提取方法。在本论文中,介绍了应用边界元法提取电容的基本原理和多极加速算法的基本原理;实现了一种新的导体分割编号方法;对多极加速算法的实现过程,主要是单位立方体电容提取的实现过程作了详细地说明;给出了多导体电容提取的程序实现框图。另外,本文还介绍了GMRES(m)的实现步骤,这是求解大型线性方程组的一种有效方法。与传统方法相比,本论文中介绍的分割编号方法更加直观、直接,能有效地实现对导体电容的多极加速提...  (本文共60页) 本文目录 | 阅读全文>>

西安电子科技大学
西安电子科技大学

基于65nmCMOS工艺的互连串扰及延时优化技术

随着硅CMOS集成电路工艺开始进入纳米级阶段,集成电路片上互连线的尺寸和距离不断减小,而片上系统和片上网络芯片所需要的时钟频率不断增加,由相邻互连线的耦合所引起的串扰噪声与互连线本征延时已成为决定互连电路性能与可靠性的关键因素。建立简单而有效地串扰噪声与延时解析模型,不仅能够为电路设计者提供参考,避免发生不必要的时序与逻辑错误,而且为高速集成电路自动化软件开发提供参考。本文结合纳米级工艺下互连线特性,对互连串扰噪声与延时的相关问题进入了深入的研究探讨。本论文首先从纳米级VLSI互连的基本参数及其工作机理出发,获得了纳米级工艺互连电阻、电容和电感的表达式。考虑互连参数的频率相关性和铜互连工艺与低K介质的引入对互连模型的影响。对于互连串扰耦合噪声,分析了串扰耦合机理,在Devgan串扰模型与Martin串扰模型的基础上,考虑了互连电感,建立了一个新的分布式RLC串扰噪声解析模型,与HSPICE的仿真比较验证模型的精确性。对于互连延时...  (本文共77页) 本文目录 | 阅读全文>>