分享到:

信号完整性对EDA工具的挑战

自从1958年研制成功第一块集成电路以来,经过40多年,集成电路的特征尺寸先后从最初的10μm缩小到5μm、1μm、0.5μm,1997前后进入深亚微米阶段(DSM),并向超深亚微米(VDSM)和纳米级推进。目前,DSM工艺和VDSM工艺已经成为当前主流生产技术,然而飞速发展的工艺技术给我们带来巨大利益的同时,也使IC设计的复杂度日益增加,IC设计正面临着信号完整性问题这一前所未有的挑战,与此相关,如何有效地分析信号完整性成为EDA工具的瓶颈。 $$  信号完整性概念 $$  在介绍信号完整性概念前,我们先看一个在IC中常见的简单电路,如图1(a)所示,该电路为端接逻辑门两根互连线系统。在通常的情况下,电路设计师一般认为两根互连线的信号互不干扰,信号都能按理想的情况传送到输出端。然而进入VDSM阶段后,如果继续按照前面的思想进行IC设计,则设计出的芯片往往会出现功能紊乱、指标降低或者成品率极低的问题。事实上,我们在VDSM条件下...  (本文共5页) 阅读全文>>

合肥工业大学
合肥工业大学

电源网格快速建模与EDA工具的硬件加速技术研究

自从集成电路加工工艺进入超深亚微米时代以后,芯片的信号完整性问题变得越来越严重,电源网格的设计质量是影响信号完整性的重要因素之一。随着芯片规模的增大,电源网格中格点的数目急剧增加,这对电源网格设计的仿真效率提出了更高的要求。本文从两个角度研究仿真效率问题,一是研究在传统EDA工具软件环境中的电源网格的快速仿真模型;二是将硬件加速技术引入EDA工具并研究这种新技术在电源网格仿真中的应用。电源网格上存在着三种主要的物理效应,其中压降效应和地弹反射效应影响信号的完整性,电子迁移效应影响芯片设计的可靠性。本文讨论了压降效应和地弹反射效应的快速建模方法,提出了一种快速估计电源网格金属面积占整个芯片面积比例的方法,将压降效应引入MEMS传感器的互连线,修正了相应的数学模型,降低了传感器的误差。仿真工作消耗了芯片设计周期70%的时间,仿真速度一直以来都是芯片设计流程中的瓶颈。迄今为止仿真系统一直沿用EDA软件加通用计算机这种早期的计算机系统模...  (本文共140页) 本文目录 | 阅读全文>>

《电子世界》2017年10期
电子世界

信号完整性的研究

引言信号完整性在电路设计中,特别是高速电路设计中是一个我们非常值得关注的问题。反射、串扰、传输延时、地/电层噪声等,可以严重影响设计的正确性。通过介绍一些常见的信号完整性问题说明,在设计中需要注意那些问题,避免出现设计质量。印制板设计对于信号完整性十分重要,因此对于印制板设计给出了一些建议和注意事项。1.信号完整性定义1.1信号完整性在高速电路设计中把互联结构的性能最大化,费用最小化,信号完整性涉及到数字和模拟电路理论。从实际应用的角度来看,确保正确接收所传输的所有信号间不会互相干扰而损失接收信号的质量,确保信号不会损坏元器件,确保信号不会污染电磁频谱。1.2高速信号当信号边沿时间小于4到6倍的走线传输时延时,信号当作高速信号处理。1.3上冲和下冲信号电压高于VCC(电源)的电压称为上冲,信号电压低于VSS(地)的电压称为下冲。过大可以损坏器件。1.4回冲信号在到达最低电压或在高电压后回到VSS(地)之上或VCC(电源)之下叫做...  (本文共2页) 阅读全文>>

《数字技术与应用》2014年05期
数字技术与应用

信号完整性的端接匹配问题探讨

二十多年前,人们还处在一个低速的时代,电子产品的设计及制造工程师们所关心的内容只是如何布通所有的信号线及如何将产品完好封装,互连线还影响不到系统的性能;随着电子产业的高速发展,电子产品必然向高速度、高密度、高功耗的方向前进,按照传统理论设计好的产品,一旦提高系统的时钟频率,便会出现信号完整性问题,导致整个系统无法正常工作。信号完整性的噪声问题可归结为以下四类问题:反射,串扰,地弹和EMI。对信号完整性问题的研究起步于上世纪90年代,相应的针对信号完整性问题的软件和测试装置也逐渐面世,本文主要针对电路中的反射问题,利用hyperlynx仿真软件初步探讨解决方法。1信号完整性中的反射反射是指当传输线的特性阻抗与负载阻抗不匹配时信号到达接收端后有一部分能量将沿着传输线反射回去,使得信号波形发生畸变,甚至出现信号的过冲和下冲。信号如果在传输线上来回反射,就会产生振铃和环绕振荡。减小或消除反射的方法是根据传输线的特性阻抗在其发送端或终端进...  (本文共2页) 阅读全文>>

《电子技术与软件工程》2014年02期
电子技术与软件工程

浅析高速数字电路中的信号完整性

一般情况下,大部分人认为电路的工作效率超过50MHz时,该线路就可以被称为高速电路。然而更精确的定义应当根据信号沿变化的具体速度来定义,基本上是信号沿变化的速度越快,高频传输效应就越容易发生。但是在实际线路设计过程中,能够影响高速电路信号完整性的还存在许多动态影响因素,比如说信号的反射、地弹以及线路间的串扰等等。1高速数字电路的基本概念解读高速数字电路在进行设计时不但要精确地考虑逻辑设计的正确性,还应当将电路中的电阻、电磁感应、电器容量等因素考虑在内,较之低速电路来说,高速电路设计时应重视增加导线的感抗、容抗以及导线间的感性耦合、容性耦合这四个电路概念。实际上任何一根导线都拥有自身的体积特征,相应的它们也都具有相对的电感电容,因此就会给整个电路带来一定的容抗(Xc)和感抗(Xl)。这两者数值的计算一般通过下面两个公式:Xc=1/(2πFkneeC)=Tr/(πC)(1)Xl=Lπ/Tr(2)其中,Fknee代表导线的临界频率,C...  (本文共1页) 阅读全文>>

《电子世界》2013年10期
电子世界

数字信号完整性测量的示波器选择

1.引言“完整性”是指“完整和无损害的”。同样,一个具有良好的完整性的数字信号指的是有干净、快速的上升沿,稳定和有效的逻辑电平,准确的时间位置和没有任何的瞬态跳变[1][2]。但是,面对今天的数字带宽的“竞赛”,总线周期比20年前要快一千多倍,曾经在毫秒时间内发生的数据交互,现在要以纳秒来衡量。为了实现这一改进,信号边沿的速度比以往任何时候要快100倍以上。然而,电路板的技术由于某些物理现实的限制,未能跟上信号带宽的发展。虽然芯片几何尺寸缩小,但除了总线本身外,还要考虑电路板仍需要足够的空间容纳IC器件,连接器,无源元件等。这样,数字信号完整性将受到严峻挑战,数字信号完整性测量也越来越受到重视。数字信号完整性测量包括时域、频域以及这两种域的混合三种方式。与频域和混合域两种方式相比,因为时域数字信号完整性测量采用示波器具有简单、成本低的特点而使用普遍。本文在分析数字信号完整性歧变原因的基础上,论述了采用示波器测量数字信号完整性的若...  (本文共2页) 阅读全文>>

《黑龙江科技信息》2010年32期
黑龙江科技信息

信号完整性仿真自动化的概念与设计

信号完整性分析主要针对电路物理结构进行布线前仿真和布线后仿真。布线前仿真可以根据设计对信号完整性与时序的要求,利用模型给出的引脚间的曼哈顿距离、用户定义的寄生电感及传播速度等信息进行仿真,在布线前帮助设计者调整元器件布局、规划系统时钟网络、估计各种电路元素的影响以及确定关键网络的端接策略,在布线过程中跟踪设计,随时反馈布线效果;布线后仿真在PCB设计基本完成之后进行,可以综合考虑如电气、EMC、热性能及机械性能等方面因素对SI的影响及这些因素之间的相互影响,从而进行真正的系统级分析与验证,与布线前仿真相比而言,比较复杂。目前,信号完整性仿真自动化针对布线前仿真。图1为布线前信号完整性分析的流程图。Cadence公司的EDA工具是目前国内主流工具,Signoise是Cadence公司提供的信号完整性仿真模块,通过它可以控制与PCB Editor相应的限制条件。图2为布线前仿真时Signoise的工作流程。Cadence公司的All...  (本文共1页) 阅读全文>>