分享到:

集成电路功能成品率仿真与优化技术研究

本文对集成电路功能成品率模型、仿真技术以及功能成品率优化设计方法进行了系统研究。主要研究结果如下:首先,研究了工艺缺陷引起电路故障的机理,在冗余物缺陷和丢失物缺陷的研究基础上,考虑了介质层针孔缺陷对功能成品率的影响,得到了针孔缺陷的故障识别算法(应用于Monte Carlo成品率仿真)和关键面积提取算法。本文对不同种类的缺陷分别提出了相应的故障识别算法。故障识别算法是功能成品率仿真的核心技术。由于实际集成电路的复杂性,缺陷能否引起电路故障与其出现位置以及版图图形有密切关系。在局部识别导体冗余物缺陷能否引起短路故障时,考虑了实际版图图元的连接关系,消除了冗余物短路同一电连接网络图元的误判断。分别对导体冗余物引起短路、丢失物引起开路、介质层针孔缺陷引起纵向短路等故障情形提出了判别准则,并提出了有效的实现算法。成功的开发了Monte Carlo功能成品率仿真系统。该系统综合了本文在制造缺陷模型、负二项分布随机数发生、CIF版图解码、缺  (本文共121页) 本文目录 | 阅读全文>>

《电子学报》1990年20期
电子学报

VLSI成品率预测与仿真

一、引言VLSI的进一步发展使制造效益和成品率变得越来越重要.在一个芯片研制,尤其是批量生产之前,如果能够根据工艺线的水平预测出成品率的高低,将对集成电路(IC)的制造起着非常重要的作用.通过对成品率的预测,可以在生产之前,采取措施(包括改变版图形状,设计规则,工艺条件等等)使成品率达到最大.这就是IC可制造性设计(DFM)研究的主要内容之一[1,2].本文主要讨论IC的功能成品率.所谓功能成品率就是指由于硅片中的缺陷致使电路版图的拓扑结构发生变化,产生IC电路连接错误,使电路丧失其功能.目前,在IC制造阶段,这类故障引起的IC失效约占IC总失效的65%以上,是制造成品率的主要因素.制造成品率Y可以表示为:Y=Y0·YP·YF式中,YF代表IC功能成品率,YP代表参数成品率[3],它主要是由工艺加工中的参数随机起伏引起的,它可以依靠容差设计和统计优化技术实现成品率最佳化.Y0代表其他原因(衬底材料缺陷和二次缺陷、pn结漏电、套刻...  (本文共4页) 阅读全文>>

大连理工大学
大连理工大学

集成电路设计中针对随机缺陷的成品率研究

半导体制造是一个复杂的过程,尤其进入纳米技术节点后,工艺步骤越来越多,其中每一步工艺都有可能引入随机缺陷,造成电路故障,引起成品率问题。集成电路的成品率是决定半导体产业经济利润的重要因素。随着集成电路制造工艺进入到纳米时代,由随机缺陷引起的成品率问题越来越严重,即使在成熟的制造环境下,成品率也不可能达到100%。这就要求在设计阶段能够准确预测成品率,给成品率提升指明方向,缩短生产周期、降低生产成本,从而提升利润。本文首先介绍了影响芯片成品率的因素及其可能引起的故障类型,并概述了随机缺陷在芯片中的空间分布及粒径分布等特性;然后介绍目前广泛使用的成品率预测模型以及它们所采用的分布函数,分析它们的局限性和不足,同时结合随机缺陷的分布特征提出一个改进的模型。通过Matlab仿真,该模型相比于目前主流的模型确实具有更高的灵活性和准确度。同时,本文通过布图规划、时钟树综合以及布局布线等过程,得到一个版图数据。在此版图数据基础上,进行关键面积...  (本文共60页) 本文目录 | 阅读全文>>

《半导体学报》1960年90期
半导体学报

集成电路功能成品率模拟与设计方法

集成电路功能成品率模拟与设计方法郝跃,朱春翔,张卫东(西安电子科技大学微电子所西安710071)(浙江大学微电子研究所杭州310027)摘要本文基于在缺陷空间分布和粒径分布的模型,研究并讨论了计算集成电路(IC)功能成品率的理论和模拟IC功能成品率的方法.为了验证所研究方法和模型的正确性,对测试图样和实际IC的功能成品率进行模拟,并分析了影响功能成品率的几个因素,得到了有益的结果.EEACC:1130B,0240G,0260,25001引言集成度的提高和器件尺寸减小使保持或提高成品率成为IC产品制造中的瓶颈.因此,在一个芯片制造之前,如果能够预测成品率,并能根据制造工艺和器件特性提出改进和提高成品率的措施和方法,将对IC的制造起着非常重要的作用.通过成品率的预测,就可以在生产之前,采取成品率优化设计措施(包括改变版图形状,设计规则,工艺条件等等)使IC制造成品率(合格率)达到最大.本文主要讨论IC功能成品率.所谓功能成品率就是指...  (本文共6页) 阅读全文>>

《电路与系统学报》2013年02期
电路与系统学报

一种快速计算和优化关键面积提高成品率的方法

1引言随着集成电路复杂度与芯片面积的增加、特征尺寸和栅氧厚度的减小、亚波长光刻技术的广泛采用,成品率问题已成为纳米集成电路设计的致命性瓶颈问题[1]。电路设计和制造将不能再被分离开来,集成电路设计正进入可制造性设计与成品率驱动设计(DFM/DFY)的新时代。影响成品率的最重要因素是缺陷。根据形成机制的不同,缺陷分为系统缺陷和随机缺陷,而相关的成品率模型也有所不同,在这里主要讨论的是随机缺陷。随机缺陷指工艺中不能用系统方法预测或者控制的缺陷,如晶圆上降落的粉尘。随机缺陷是造成电路短路开路故障的主要原因。针对基于随机缺陷的成品率模型研究由来已久,主要模型有泊松模型,seed模型和负二项式模型,它们都是关于版图关键面积和缺陷密度的函数[2]。Y f(C A,D)(1)D是缺陷密度,跟具体的工艺过程有关,CA是版图的平均关键面积。关键面积指集成电路中某些关键区域的面积,在这些关键区域中出现缺陷,必定导致电路的故障[3,4]。关键面积反映...  (本文共5页) 阅读全文>>

《浙江师大学报(自然科学版)》2000年04期
浙江师大学报(自然科学版)

CMOS集成电路的一种成品率优化方法

在集成电路 (IC)生产中 ,工艺环境和设备不稳定将使工艺参数和器件尺寸随机抖动 ,从而使 IC的实际参数值偏离设计标称值 ,影响电路成品率 .选择合适的参数标称值使电路成品率最高 ,是统计电路设计的重要内容 .目前 ,对 IC成品率统计优化的研究正倍受国内外重视 [1] .采用 ORCAD/PSPICE9模拟程序 [2 ]可模拟 IC工艺参数和器件尺寸与电路特性的关系 .在 ORCAD/PSPICE9模拟程序中 ,可通过设置 CMOS管的器件参数标称值及统计分布规律 ,利用 MONTE- CARL O统计分析功能估计电路的成品率 .为达到成品率最优化的目的 ,应提供 (通过改变器件参数标称值 )使成品率最优的设计策略 .由于成品率统计优化需进行多次迭代才能获得满意的结果 ,因此 ,IC成品率优化的计算量十分巨大 [3] .本文使用统计方法 ,利用优化过程中各样本点电路模拟结果 ,结合重要参数抽样技术 [4 ] ,提出了一种能有...  (本文共3页) 阅读全文>>