分享到:

并行ATPG算法理论与原型系统设计技术研究

测试是超大规模集成电路(VLSI,Very Large Scale Integration Circuits)设计中不可缺少的重要环节。随着VLSI电路复杂性的增长,自动测试生成(ATPG,Automatic Test PatternGeneration)的时间开销已经成为VLSI电路设计的瓶颈之一。并行计算是解决这个问题的一种有效的可行办法。本文的研究内容正是面向非扫描同步时序电路的并行ATPG算法。目前,制约并行ATPG算法实用化的关键原因是算法的可移植性。因此,我们首先提出了基于消息传递系统——并行虚拟机(PVM,Parallel Virtual Machine)的并行ATPG原型系统框架,并根据它构建了一个实验系统HappyTest。由于PVM良好的可移植性,使得基于这个框架开发的分布式存储并行算法基本能够避免针对不同体系结构的并行机而进行重复开发。测试生成(TG,Test Generation)和故障模拟(FS,Fau  (本文共168页) 本文目录 | 阅读全文>>

《计算机工程与科学》2003年05期
计算机工程与科学

并行ATPG算法理论与原型系统设计技术研究

目前,制约并行ATPG算法实用化的原因是算法的可移植性。因此,我们首选提出了基于消息传递系统一并行虚拟机的并行ATPG原型系统框架,并根据它构建了一个实验系统H叩PyTest。由于PvM良好的可移植性,使得基于这个框架开发的分布式存储并行算法基本能够避免针对不同体系结构的并行机而进行重复开发。测试生成TC和故障模拟FS是构成All〕G系统的两个紧密相关的部分。由于目标任务不同它们内在的并行性也不尽相同。在FS方面,本文深人研究了提高单机FS效率的方法。首先提出并实现了一个新的同步时序电路单机字级测试码并行玲算法,该算法与现有同类方法的不同在于,利用确定性GF二值TG算法的每个故障测试序列之间的相对独立性,对测试码进行分解并动态组装,避免了对添加的同步序列的冗余模拟,效果较好。接着又开发了一个新的单机字级故障并行FS算法。该算法的创新在于扩充了现有的组合电路无扇出区划分方法,使之对时序电路适用,并把它与扇出源故障并行模拟和临界路径...  (本文共1页) 阅读全文>>

湖南大学
湖南大学

数字集成电路电流测试技术研究

集成电路(IC)被生产出来以后要进行测试。IC测试贯穿在IC设计、制造、封装及应用的全过程,被认为是IC产业的4个分支(设计、制造、封装与测试)中一个极为重要的组成部分,它已经成为IC产业发展中的一个瓶颈。有人预计,到2012年,可能会有多达48%的好芯片不能通过测试,IC测试所需的费用将在IC设计、制造、封装和测试的总费用中占80%~90%的比例。工业界常采用电压测试和稳态电流(I_(DDQ))测试来测试数字CMOS IC。电压测试包括逻辑测试和时延测试两方面的测试内容,前者验证IC的功能是否正确,后者验证IC的时间特性是否正确。电压测试方法可以检测出大量的物理缺陷,而且比较简单,速度较快。但是,由于电压测试所使用的故障模型存在局限性,而且测试常常不能全速进行,因此一般来说,电压测试只善于验证电路的功能。与电压测试相比,(I_(DDQ))测试更善于检测由于生产过程中的细微偏差而导致的一些“小”缺陷,它的最大优点是能大幅度地降低...  (本文共110页) 本文目录 | 阅读全文>>

华中科技大学
华中科技大学

数字电路的故障测试模式生成方法研究

IC 业是全球经济发展的高速增长点,其质量和可靠性尤为重要。而IC 制造测试是确保IC 质量的一种重要手段。开发测试的核心主题是可测性设计、测试模式生成、测试模式评价和测试程序开发与调试。本论文的主要研究工作是测试模式生成与测试模式评价方法。随着VLSI 电路的复杂度越来越高,对其质量要求也越来越高,因此测试生成问题也就变得更加重要,同时也变得更加困难。如今全扫描设计已经成为了事实上的工业标准,这使得多年来未得到根本解决的时序电路测试生成问题变成了组合电路的测试生成问题。因此,组合电路的测试生成问题也就成了研究的焦点。自动测试生成技术是电子设计自动化中最难的问题之一。它所涉及的问题及其相关的子问题几乎都是NP 难问题,它有着极强的理论性和实践性。它一直是EDA 领域中的一个重要研究主题,因为它与测试经济和半导体技术的飞速发展密切相关,其目的就是要加速测试生成时间和提高测试模式质量。本论文在理论和实践方面系统地研究了测试生成方法及...  (本文共134页) 本文目录 | 阅读全文>>

中国科学院研究生院(计算技术研究所)
中国科学院研究生院(计算技术研究所)

集成电路寄存器传输级测试生成

集成电路(Integrated Circuit,简称IC)的设计验证与测试对保证其功能的正确性和可靠性非常重要,而时序电路测试生成则是其中一个相当困难的问题。本文在综述集成电路测试与设计验证的方法与技术的基础上,针对目前电路设计广泛采用的寄存器传输级(Register Transfer Level,简称RTL)的行为描述,提出了一种有效的测试生成方法,其生成的测试序列不仅可以用于电路的设计验证,而且可以供芯片的功能测试之用。本文的创新点如下:1.针对RTL行为描述,提出了精确而简练的抽象表示:进程是RTL行为描述的基本成分,其中的语句是过程性语句。通过抽象,本文将进程中语句的控制结构表示为“进程控制树”,将其中数据关系表示为“数据流向图”,且将其定义的电路行为表示成“定义行为图”。这些抽象表示是实现本文方法的基础。2.针对RTL行为的抽象,提出了用行为倾向驱动引擎展现电路行为的方法:所谓行为倾向,就是电路在当前状态下,最有可能表...  (本文共148页) 本文目录 | 阅读全文>>

中国科学院研究生院(计算技术研究所)
中国科学院研究生院(计算技术研究所)

基于寄存器传输级层次模型的测试生成研究

集成电路(Integrated Circuit,简称IC)的设计验证和测试是确保数字系统正常工作的必要手段。无论是设计验证还是芯片测试,测试生成都作为其主要内容而被广泛关注。本文首先综述了集成电路的测试和设计验证的基本原理和方法;其次针对设计所采用的寄存器传输级(Register Transfer Level,简称RTL)行为描述方式,介绍了若干已有的高层次测试生成方法;最后提出了一种可行的RTL级测试生成算法,所产生的测试序列可有效地应用于电路的功能测试或设计验证。本文工作贡献主要有以下三个方面:1.建立了一种有效的RTL行为模型。本文从电路的控制结构和数据路径两方面出发,建立了电路的控制流图和数据流图两层次模型:第一层通过控制流图反映电路语句间的连接关系;第二层通过控制流图中的每一结点所对应的数据流图,反映语句的具体操作。该模型实现了对电路的分层描述,相对于以往的电路模型具有形式简单、规模小、易于处理的优点,便于根据测试的具...  (本文共126页) 本文目录 | 阅读全文>>

哈尔滨理工大学
哈尔滨理工大学

数字集成电路多故障测试生成算法和可测性设计的研究

微电子技术是当今发展最快的技术领域之一。随着集成电路设计及工艺技术的发展,电路的规模和复杂度日益增大,芯片故障的测试日趋困难,对电路的测试也提出了更高的要求,从而推动了测试生成算法的研究。传统的测试生成算法已不能满足要求,因此集成电路测试研究的重点主要集中于研究新的更加有效的测试生成算法和电路可测性设计技术。本论文主要研究数字集成电路中组合电路的多故障测试生成算法和可测性设计技术,以提高算法的故障覆盖率、减少测试生成时间及减少测试矢量的产生和施加为研究目标,主要研究了以下内容:在深入研究了二值神经网络模型基础上,建立了三值神经网络模型,并将三值神经网络成功应用于组合电路测试生成算法中。通过构建被测电路的约束网络,采用遗传算法并使用本文提出的适应度函数,求出约束网络对应能量函数的最小值点。通过编程仿真,在基准电路上得到故障的测试矢量。给出了三值模型与二值模型测试的比较结果。用三值神经网络表示数字电路,可以减小搜索空间,避免很多不必...  (本文共124页) 本文目录 | 阅读全文>>