分享到:

EDA中高层次综合算法及两种时序综合理论比较研究

IC(Integrated Circuit)技术飞速发展,目前己处于GSI阶段,正向SOC(System On a Chip)发展,IC的应用范围极广。关于IC的设计、测试、模拟、仿真已形成实用化的集成工具,如VHDL语言。但是,在IC的发展过程中遇到了很多理论与技术问题。本文正是从理论研究角度入手,结合计算复杂性理论,对EDA中的两个重要环节,高层次综合和逻辑综合中的时序处理,做了深入研究,给出了两个理论结果和两个算法。正如文中所指出的那样,绝大多数组合与时序优化问题,实际上都是NP-完全问题,因而试图给出现实可行的一劳永逸的通用算法在目前是办不到的。所以,大多数研究者均是从自身的角度出发,研究各种各样的启发式算法,然而算法效果如何,针对EDA中各个环节目前尚无人提出统一标准来做判断分析。本文在继承前人工作的基础上,将最基本也是最重要的图灵机模型及其依据于此的计算复杂性理论的若干重要概念与思想引入到EDA中的高层次综合和逻辑综  (本文共115页) 本文目录 | 阅读全文>>

中国科学院研究生院(计算技术研究所)
中国科学院研究生院(计算技术研究所)

布尔过程与波形模拟器

由于芯片制造工艺的进步和EDA工具的进步,集成电路的集成度和工作频率不断提高,在这个背景下,怎样在高频率下用解析途径来表示电路的逻辑行为与定时关系,EDA工具怎样快速而精确地处理更大规模的电路,以及怎样有效地测试复杂度越来越高的集成电路都是迫切需要研究的问题。本文的研究就是围绕着这些问题开展的,创新性的工作主要体现在以下几个方面:1.基于布尔过程的波形模拟器。它以布尔过程为基础,可以同时反映电路的逻辑行为与定时关系,是一个快速的、适度精确的数字化波形模拟器。其主要特点为:(1)可以使用多种门级延时模型,模拟的精度与速度取决于所使用的延时模型。(2)可以模拟无反馈电路和有反馈电路。(3)可以对电路中的任意逻辑门定义延时值,(4)在模拟过程中删除波形传播中产生的实际不存在的窄脉冲。通过SPICE模拟,获得了各种逻辑门的定时参数,以便构造各种门级延时模型,满足不同的精度与速度要求。经过与SPICE的比较实验,在使用固定延时模型条件下,...  (本文共121页) 本文目录 | 阅读全文>>

《计算机学报》2000年11期
计算机学报

布尔过程论的实验研究

1 引 言芯片的工作频率正在飞速地提高 ,在频率不断接近工艺极限的情况下 ,电路的定时特性需要得到精确的研究 .传统的布尔代数只能研究电路的逻辑信息 ,而不去考虑定时特性 .如果把布尔代数在时域上作一扩展 ,加入定时信息 ,就能描述电路中的逻辑波形变化 .这也就是在 1 994年的第三届亚洲测试会议上首次提出的布尔过程论的基本思想[1] .SPICE是一类常用的模拟电路分析工具软件 ,它可以基于电路方程对逻辑电路进行模拟 ,即把门级电路拆分成晶体管级电路 ,再套用晶体管的电路模型 ,在此基础上求解电路方程 ,计算出电路中各点的电压、电流波形 .可以看出 ,用 SPICE进行模拟 ,也能分析电路的定时特性 ,甚至可以对简单的芯片进行分析 .由于 SPICE的计算是基于电路方程的 ,计算起来远比基于逻辑值和时间参数的布尔过程论复杂得多 ,不可能用来分析较大的电路和通常规模的芯片 .而用布尔过程论分析电路简单快速 ,具有很大的优越性 ...  (本文共5页) 阅读全文>>

哈尔滨工程大学
哈尔滨工程大学

布尔过程论及其在复杂高速芯片设计自动化应用中的研究

芯片设计的日趋复杂化和高速化对设计自动化的理论和方法提出了新的要求。布尔过程论是适应这种要求而提出的新的理论,本文以布尔过程论为理论基础,对该理论进行了拓展,探讨了该理论在复杂高速芯片设计自动化中的应用,在芯片定时、测试生成、验证和综合基础研究方面提出了几个基于该理论的自动化设计的新方法和新算法。论文首先拓展了布尔过程的理论,提出了以下新的概念、定理、理论模型和数据结构。波形多项式偏导和高阶偏导的新概念,用来精确描述输出跳变与输入跳变之间的关系,并在本文中用来重新定义了电路的敏化和冒险;波形多项式向量的概念,用于形式化描述实际中的多输入多输出的电路,特别是用于统一描述电路模块的功能及定时行为;时序电路的敏化定理,用于时序电路精确定时分析;波形多项式描述跳变及跳变数的定理,用于噪声、功耗等问题的描述;时序电路的完整波形多项式描述,用于时序电路功能和定时行为的统一描述;波形多项式的多项式符号表示和运算的模型以及数据结构,用来实现对波...  (本文共121页) 本文目录 | 阅读全文>>

湖南大学
湖南大学

基于布尔过程论的波形空间以及分段插入排序算法研究

近些年来,随着电子电路的高速化和大规模集成化,布尔代数作为描述数字电路的逻辑行为的工具,越来越显示其不足.布尔过程论就是在这种情况下产生的,这一概念是在1994年由中科院计算所闵应骅研究员首次提出的。它将布尔代数与时间结合起来,为异步性描述提供了比较形式的理论基础,并在通路敏化、电源消耗的计算、动态电流测试方法(I_(DDT))、时延故障诊断等方面取得了实质性的进展。本文将现代数学方法应用于布尔过程论,把该理论提升了一个高度,对布尔过程论理论的发展和应用起了一定的促进作用。对数字信号波形定义了距离、极限和连续性的概念,以期在数字电路中找到某些连续性。主要表现在:定义了波形空间;在波形空间中定义了与实际问题相符合的距离,极限,延迟算子;运用布尔运算推导出了波形空间是Banach空间;波形的极限和差分的定义反映了电路中的通路敏化;推导出了波形空间中常见波形运算的逆运算或广义逆运算及其在电路中的性质并在通路敏化方面得到了一些应用。作为...  (本文共57页) 本文目录 | 阅读全文>>

《计算机研究与发展》2001年10期
计算机研究与发展

基于布尔过程论的层次化延时分析方法

1 引  言芯片的设计技术始终向着高速和高复杂度的方向发展 ,人们将越来越复杂的系统都集成到一个芯片上 (称为系统芯片 So C) [1~ 3] .集成度的提高使制造工艺上已达到了超深亚微米 (VDSM)的阶段 ,VDSM效应的影响需要高层设计中的电路延时模型要足够精确 .电路工作频率的提高使得电路工作的时钟周期已和电路的延时可以比拟 ,电路允许的时序容差变得很小 ,这都需要对电路进行精确的定时分析 .同时 ,面临芯片复杂度的越来越高和对设计周期越来越短的要求 ,基于 IP(intellectual property)的设计方法成为 So C设计的一个热点 [1~ 3] .而如何对 IP进行定时特性分析 ,也是当前急需解决的问题 .电路的定时特性在复杂高速电路设计中已经作为主要矛盾突出出来 ,获得比较精确的延时分析方法已成为当前研究的重要方面 .精确的电路延时模型必须考虑电路的逻辑功能和不同的输入的影响 .Boole代数这种传统...  (本文共7页) 阅读全文>>