分享到:

NbTi超导电缆中股的临界电流退化

通过测量超导电缆的原始股和从电缆中拆下来的股的短样临界电流值,从实验上研究了超导电缆中股的临界电流退化.实验结果表明对于股  (本文共3页) 阅读全文>>

安徽理工大学
安徽理工大学

关于缓解NBTI效应引起的集成电路老化研究

晶体管制造技术水准的不断精进,使其尺寸不断缩小,集成电路的性能表现得到巨大改善,制作成本也随之大幅度降低,但同时也使得晶体管的物理缺陷被放大,由此引发的集成电路的可靠性问题变得非常严重。当晶体管的制造技术水准达到45纳米时,由负偏置温度不稳定性(Negative Bias Temperature Instability,NBTI)效应引发的电路性能退化,成为电路设计者主要关注的可靠性问题。文中对于如何缓解NBTI效应引发的集成电路可靠性问题进行研究,具体相关工作如下:首先,叙述了半导体行业近几十年的飞速发展和集成电路老化的相关背景以及引起集成电路老化的主要因素,并从纳米级别的制造工艺水平下分析NBTI效应导致电路老化的原因。其次,详细介绍了三种经典的预测NBTI效应导致电路老化的模型:静态NBTI效应预测模型,动态NBTI效应预测模型和长期NBTI效应预测模型,并根据基于反应-扩散机制的静态NBTI效应和动态NBTI效应预测模型...  (本文共68页) 本文目录 | 阅读全文>>

哈尔滨工业大学
哈尔滨工业大学

NBTI效应下RISC-V处理器老化预测技术

随着半导体工艺进入纳米时代,负偏置温度不稳定性等机制对电路造成的影响将不可忽略,在这些失效机理长时间的作用下,电路中的老化情况会随之加剧,当老化超过一定阈值时将导致电路无法正常工作。为了能够对电路老化进行检测,部分业内人士充分利用了机器学习算法能够通过分析现有数据来达到精确判断测试数据类别的优点,并在老化分析时得到了较理想的结果。本文以负偏置温度不稳定性导致的电路老化为研究基础,将开源精简指令集处理器软核作为样本电路,并成功设计由Prime Time功耗仿真和机器学习算法构成的集成电路老化预测平台,完成了精简指令集处理器中的老化预测。本文研究了负偏置温度不稳定性导致失效的基本原理,分析了随着时间增加,该失效机理对于电路延时的影响,进而提出了基于功耗信息进行电路老化分析的研究方案,并结合Spectre工具得到了本设计中所用标准单元15年内的延时信息。为了模拟集成电路正常工作功耗,设计了Prime Time功耗仿真和机器学习算法构成...  (本文共84页) 本文目录 | 阅读全文>>

深圳大学
深圳大学

典型NBTI效应和带偏置NBTI效应的数值模拟研究

近年来,随着大数据、深度学习等互联网技术的高速发展,人们对处理器的性能要求越来越高,从而推动了集成电路的蓬勃发展。随着集成电路特征尺寸的进一步减小,可靠性问题变得越来越突出,其中最主要的因素就包括NBTI(Negative Bias Temperature Instability)效应。在微纳米尺度(沟道长度小于90nm),NBTI效应比沟道热载流子效应引发的pMOS器件退化更为突出,严重威胁着器件和电路的可靠性,因此,对NBTI效应的研究就成为了可靠性研究的一个新热点。然而,在器件实际工作时,沟道界面电荷来源复杂,无法单一确定NBTI效应对器件本身造成的影响,因此使用TCAD数值模拟实验的方法就显得更加重要。但是目前的TCAD数值模拟软件大多被国外一些大型商业公司垄断,无法对根据人们自身的需求进行软件的二次开发,当需要研究如典型NBTI、带偏置NBTI效应等时,则没有办法进行相应的数值模拟研究,妨碍了人们对这些问题的科学认识和...  (本文共61页) 本文目录 | 阅读全文>>

安徽理工大学
安徽理工大学

缓解NBTI效应引起的集成电路老化技术研究

集成电路制造工艺的不断进步,带来电路性能上的极大提升和制造成本的不断降低,但同时也使得集成电路系统的可靠性问题变得更加严峻。当集成电路中晶体管的工艺尺寸在45纳米及以下时,由负偏置温度不稳定性(Negative Bias Temperature Instability,NBTI)引起的电路老化,成为影响集成电路可靠性的主要因素。本文针对NBTI引起的电路老化问题进行研究,主要工作如下:首先,介绍了电路老化的基础知识和引起电路老化的几个因素,并对纳米工艺水平下NBTI效应成为引起电路老化主要因素的原因进行重点分析。其次,详细分析了NBTI效应的3种预测模型:静态NBTI模型,动态NBTI模型和长期NBTI模型,并在长期NBTI效应模型的基础上,对现有的缓解NBTI效应引起电路老化的方法进行分类介绍,并对这些方法的优缺点进行总结比较。接着,现有的用于缓解NBTI效应导致电路老化的传输门插入(Transition Gate-based...  (本文共64页) 本文目录 | 阅读全文>>

合肥工业大学
合肥工业大学

多约束下寻找关键门的门替换技术缓解NBTI效应

随着器件尺寸的不断减小,威胁数字电路可靠性的一个重要因素是负偏置温度不稳定性(negative bias temperature instability)。当栅极氧化层的电场强度逐渐升高,NBTI效应导致PMOS晶体管的阈值电压不断的增加,其中电路会出现严重的问题,比如晶体管的阈值电压漂移,路径时延增加,最终使得电路出现时序紊乱,导致芯片无法正常工作。电路的老化成为了一项重要失效机制,所以对数字逻辑电路中NBTI效应的影响研究迫在眉睫。本文主要针对NBTI效应对超大规模集成电路的影响而展开的研究,研究如何减轻NBTI效应对电路造成的老化延迟问题,并提出相应的解决方案。基于传统的NBTI的静态时序分析框架,先是介绍了多约束下识别关键门的门替换流程框架,接着详细介绍了多约束情况下:路径约束下如何计算关键门的影响因数、时延约束下如何计算关键门影响因数和考虑扇入门是非门类型的可防护性约束下计算关键门的影响因数,关键门的影响因数越大,就是...  (本文共56页) 本文目录 | 阅读全文>>