分享到:

采样保持电路在CCLID信号处理中的应用

我们用国产1024元CCI* 做成固体图象输入机,用干计算机图象识别与处理系统.该系统对图象信号的基本要求是:保证图象信息的带宽不小于 f。(CCLID移位脉冲的频率)并提高图象信号的信噪比(S/N),以满足计算机图象处理所要求的灰度等级和分辨率. 提高图象信号的 S…的首要任务是清除 CCLID输出的脉幅调制(PAM)信号中混入的时钟于扰,特别是CCLID的移位脉冲4;、小。的干扰(图1(a》.最好的办法是在CCLID片内设置补偿电路,用对消技术来清除“’.但国产CCLID片内暂时还没有补偿电路,不便使用对消技术.通常是用LC低通滤波器在取出图象信息的同时将时钟干扰滤除. 可是,人、4。干扰的频率为人,它恰好等干PAM信号所携带的图象信息的最高频率人,如果用LC低通滤波器来滤除时钟干扰,则低通滤波器的幅频特性曲线应该在人处下降到零,但实际上不能得到理想的矩形滤波特性,所以信号处理单元的带宽将小于人,这就会损失图象信息的高频成分...  (本文共4页) 阅读全文>>

《电子质量》2011年09期
电子质量

高速采样保持电路设计

1引言随着无线通信技术、雷达技术的不断发展进步,系统对于接收机电路的要求越来越高。影响接收机速度、性能的一个重要电路单元A/D转换部分就显得愈发重要。而A/D转换前端的采样保持电路又直接关系到A/D芯片的转换速度和精确度。近年来,随着超宽带技术的不断发展,接收信号的带宽宽、变化快,给采样系统的设计提出了更高的要求。也要求有高速的采样保持电路为A/D芯片做采样前的信号处理,做到尽可能快速地采样到信号,并且尽可能长时间地保持住信号电平值。本文首先对采样保持电路的原理进行阐述,分析影响采样保持电路性能的一些主要因素,采样保持电路的主要技术指标,然后阐述一些常用的采样保持电路结构。最后,结合实际工程需要设计一种基于商用开关的高速采样保持电路。经过ADS仿真,能够达到很好的性能效果,电路已经应用到实际接收机系统当中。2采样保持电路2.1采样保持电路原理采样保持电路能够跟踪或者保持输入模拟信号的电平值。在理想状况下,当处于采样状态时,采样保...  (本文共3页) 阅读全文>>

《北京大学学报(自然科学版)》2006年05期
北京大学学报(自然科学版)

一个用于流水线模数转换器的高精度、低功耗采样保持电路

0引言采样保持电路(S/H)是数据采集系统尤其是模数转换器(A/D)的一个重要组成部分[1]。近几十年来无线通讯的迅速发展,使得数据的传输速率越来越快。复杂度不断提高的调制系统和电路使得模数转换器(ADC)的采样频率达到射频的数量级,与此同时,模数转换器的精度也超过12位以上。在这种高速度和高精度的要求下,采样保持电路的作用就越发显得重要,因为它可以消除模数转换器前端采样级的大部分动态错误。传统的开环采样保持电路只能达到8~10位的精度,主要由于开关的非理想特性,诸如电荷注入、时钟馈通、开关的非线性电阻等。另一方面,高精度的闭环采样保持电路又受限于运算放大器的性能。无线通讯系统十分重视降低功耗,流水线A/D通常是无线通讯器件中的一部分,因此在设计的时候也将功耗作为一个重要的考虑因素。本文设计了一个用于14位20MHz流水线A/D的采样保持电路,通过采用flip-around结构来降低功耗[2]。同时为了抑制传统开关的一些非理想特...  (本文共5页) 阅读全文>>

《应用科学学报》2005年03期
应用科学学报

一种新型高速高分辨率采样保持电路

典型的基于运算放大器的开关电容采样保持电路如图1(a)所示,其中A为运算放大器,CK1、CK2为非交叠时钟,如图1(b)所示.采样保持电路的分辨率和速率决定于运算放大器的增益和速度,而放大器的增益和速度是相互矛盾的.现报道的单个高速高分辨采样保持电路,分辨率为10位的,采样速率最快的为60M;分辨率为12位的,采样速率最高为50M[1 9].对于精度要求越来越高的系统来说,这样的采样速率是远远不够的,本论文提出了使用充放电电路提高采样电路速率的方法,设计出分辨率为10位,速率70M以上的采样电路.图1 典型采样保持电路框图及其时钟Fig.1 TypicalS Hcircuitandclock1 新型采样电路设计为解决采样保持电路高分辨率和高速率的矛盾,一般采用分时采样的方法[6,7],即几个低速子采样保持电路轮流采样,总的采样速度可以达到200M以上.但是受功耗版图大小等限制,子采样电路不可以无限制增加,因此设计单个高速子采样电...  (本文共4页) 阅读全文>>

《电路与系统学报》2004年04期
电路与系统学报

一种高速、低失真的采样保持电路

1 引言 作为流水线模数转换器的前端电路,采样保持电路的性能直接影响整个模数转换器。在采样保持电路中,转换速率的提高给采样保持电路带来了巨大的非线性,如何设计高速、低失真的采样保持电路成为了一个挑战[1]。采样保持电路一般采用开关电容结构[2],它包括开关电容网络和放大器两个部分,其非线性主要来自于两个方面:输入采样开关和放大器[3],下面分别叙述。 2 采样开关的线性化 开关电容采样保持电路结构如图1所示[2]。其工作可分为采样和保持两个状态。在F、F、F合上时模拟输入通过开关M1、M2被采样到电容sC上,放大器处于开环状态,输入偏置电位为BIAS,输出偏置电位为CMV,CMV一般为电源电压一半。在2合上的时候,运放处于闭环状态,通过电荷在采样电容和反馈电容之间的转移来得到正确输出结果。全差分的结构消除了时钟馈通(clock feedthrough)等共模信号。底板采样(bottom plate sampling)技术...  (本文共3页) 阅读全文>>

《机械制造与自动化》2003年05期
机械制造与自动化

对采样保持电路的分析

0 引言在数据采集系统中,采样保持电路在系统中是非常重要的一环。为什么需要采样保持电路,而不能直接ADC转换。因为任何一种模数转换器都需要一小段时间来完成量化及编码操作。而在这一小段时间内(称为孔径时间),模拟量仍在变化,则在此时间进行量化就会产生误差(称为孔径误差)。为了解决ADC转换时间较长而孔时间要求很短之间的矛盾,要求在ADC之前加上条件电路。1 采样保持电路的工作原理1 1 采样保持电路的原理图(见附图)采样保持电路有两种基本形式:a)是开环的快速采样保持电路,输出缓冲,提供高输入阻抗;b)闭环采样保持电路在采样期间保持电容CH包含在反馈环内,因而保持电压有较高的精度和线性度。LFl98/LF298/LF398是美国国家半导体公司研制的集成采样/保持器,它只需外接一个保持电容就能完成采样/保持功能。1 2 电路的原理分析从电路的结构来看,采样保持电路有三个运算放大器、一个CMOS电子开关和一个保持电容。附图 采样保持器...  (本文共2页) 阅读全文>>