分享到:

Cache自适应写分配策略

随着微处理器设计和生产工艺的快速发展,存储系统的访问速度与处理器的运算速度的差距越来越显著,访存性能已成为提高计算机系统性能的瓶颈[1].如何弥补处理器与存储系统的性能差距长期以来是体系结构领域的研究热点.学术界和工业界提出许多访存优化技术,包括非阻塞Cache[2]、预取[3-4]、访存指令相关预测[5-6]等.目前关于访存优化研究多是关注如何降低或容忍访存的延时,但通常是以牺牲访存带宽为代价.在同时多线程[7]、单片多处理器[8-9]两种主流的线程级并行处理器结构中,处理器所能提供的有效带宽成为影响多线程多核对处理器加速程度的重要因素.因此,处理器性能的优化只从延时入手是不够的,必须同时考虑延时和带宽的优化,带宽优化技术是未来处理器性能提高的关键[10-11].带宽优化技术主要有两种,一种是增加处理器的传输带宽,包括提高处理器接口频率和数据通路宽度[12],采用片内内存控制器[13]等技术;另一种是减少处理器不必要的数据传输...  (本文共7页) 阅读全文>>

中国科学院研究生院(计算技术研究所)
中国科学院研究生院(计算技术研究所)

高性能存储系统研究

随着存储系统的访问速度与处理器的运算速度的差距越来越显著,访存性能已成为提高计算机系统性能的瓶颈。如何通过设计高性能存储系统弥补处理器与存储系统性能的差距长期以来是体系结构领域的研究热点。本文从提高处理器的IPC值和优化处理器的访存延时及带宽的角度出发,结合分析龙芯2号处理器运行SPEC CPU2000测试程序的访存行为特征,对存储系统性能优化技术进行研究,提出了一系列存储系统的性能优化技术并对所提出的优化技术进行性能评测与分析。本文主要的创新点及贡献包括:1.通过对Cache写失效行为的分析,提出一种新的提高处理器带宽利用率的Cache写失效处理策略——Cache自适应写分配策略。该策略在访存失效队列中收集全修改Cache块,对全修改Cache块采用非写分配策略,并能够自适应地切换为写分配策略。与传统的Cache写失效处理策略相比,Cache自适应写分配策略硬件代价小,避免了不必要的数据传输,降低Cache污染,减少存储管理队...  (本文共125页) 本文目录 | 阅读全文>>

《中国科学技术大学学报》2007年02期
中国科学技术大学学报

一种新型的嵌入式X路组相联cache结构

0引言存储器是计算机系统的核心部件之一,其性能的好坏直接关系到整个系统性能的高低.为了填补CPU和主存在速度上的巨大差异,往往采用在CPU和主存之间设置高速缓冲存储器(cache).在现代处理器中,大量的芯片面积被存储器所占据,并且它们占用了大量的功耗.例如,Alpha21264 30%的面积和StrongARM 60%的面积是cache和存储器系统,它们的功耗占整个芯片功耗的16%和43%[1,2].对于嵌入式系统而言,其体系结构多种多样,有些简单的系统只需要控制指令循环,有些复杂的则要运行具有通讯、用户界面等功能的多任务实时操作系统.嵌入式系统只有适应各自应用的特点,才能最大地发挥其功用.嵌入式cache的设计,自然也与应用紧密地联系在一起,综合考虑性能、功耗和面积.除了电路技术可以降低功耗和面积外,很多研究者最近提出在结构层调整的办法来优化cache设计.本文分析了嵌入式应用程序访问存储的特点,提出一种新型的cache结构...  (本文共6页) 阅读全文>>

《哈尔滨工程大学学报》2007年01期
哈尔滨工程大学学报

基于分类访问的低功耗联合式cache方案

电子工艺的发展很大程度地提高了处理器的集成度和速度,但也使得功耗急剧增加.功耗增加必然导致发热量增大,降低芯片的稳定性,同时也给芯片的设计和封装带来很大的麻烦.另外在广泛应用的可移动设备中,过高的功耗损失会影响电池的使用寿命.作为现代处理器的重要组成部分,cache因容量大、速度快、访问频繁,成为处理器芯片功耗的主要来源,例如在DEC 21164[1]和Intel StrongARM-110[2]处理器上分别有25%和43%的功耗来自片上cache.因此,减少cache功耗便成为降低整个处理器的功耗的有效方法,近些年来也提出很多结构级的低功耗结构.例如B lock Buffering[3]和Multiple LineBuffer[4]等在CPU与cache之间增加一级更小的存储体,用来承担大部分cache访问,但会增加额外的功耗,在命中率较低时反而成为负担;W ay-Pred ic-ting[5]通过预测寻找将要访问的组,屏蔽剩...  (本文共5页) 阅读全文>>

《中国新通信》2007年03期
中国新通信

Cache库数据更新策略最优化的研究

1引言Intemet的迅猛发展使Web已经发展成为一个全球的、巨大的、分布的和共享的信息空间,并且随着社会信息化程度的越来越高,各种各样的应用系统处理的数据量也就越来越大,因此,怎样能够实现对数据“最优化”的快速获取就显得尤为重要。为了解决这方面的问题,目前主要流行的是数据缓存库(Cache库)技术,可以分为三个方面:单源Cache库技术、集中式Cache库技术和分布式Cache库技术。这些技术对提高访问数据库的检索和获取效率起到了很大的推动作用,并且都做到了Cache库中数据与数据源数据的一致,但是都没有考虑到应用系统和客户端对数据需求的多样性问题。从而易增加数据获取的时延,加重额外的带宽负荷等不必要的系统开销,并且,在很多的应用情况下,这种开销是根本不必要的。此外,由于客户端数量的急剧增加,连接Cache库时引起的时延和系统开销也会相应的增加。基于这些问题,本文提出了最优化智能Cache库,该Cache库需要客户端提供对数据...  (本文共5页) 阅读全文>>

《计算机工程与设计》2007年07期
计算机工程与设计

低功耗的可重构数据Cache设计

0引言近年来,嵌入式系统在便携设备上得到广泛应用。对于大多数以电池作为电源的移动设备,随着嵌入式系统计算性能的不断提高,功耗也逐渐成为设计者考虑的重点。在嵌入式处理器中,存储器已经成为最大的组成部分,也成为最主要的功耗来源。例如StrongARM中的Cache和存储器系统占芯片面积的60%,功耗的43%。而且随着嵌入式处理器设计的发展,存储器所占的比重也有不断提高的趋势。因此,对Cache的优化设计越来越受到研究者的关注。除了在逻辑设计级有许多技术可以用来节省Cache功耗外,在体系结构级,也有很多针对Cache功耗的设计,主要可以分为一下两类:一类是利用不同的程序以及同一程序的不同运行阶段其空间与时间局部性不同的特点,动态的调整Ca-che的容量和关联度,以适应不同程序、如流媒体应用的需要,降低Cache的功耗;另一类则利用程序的高频值局部性,对经常出现的数值进行压缩存储,以减少Cache访问的功耗。程序运行中对数据访问的空间...  (本文共4页) 阅读全文>>

《计算机研究与发展》2007年05期
计算机研究与发展

基于超窄数据的低功耗数据Cache方案

电子工艺的发展在很大程度上提高了处理器的集成度和速度,但也使得功耗急剧增加.功耗增加必然导致发热量增大,降低芯片的稳定性,同时也给芯片的设计和封装带来很大的麻烦.另外在广泛应用的可移动设备中,过大的功耗损失会影响电池的使用寿命.近年来功耗已成为一个制约集成电路发展的主要因素.作为现代处理器的重要组成部分,Cache因容量大、速度快、访问频繁,成为处理器芯片功耗的主要来源,例如在DEC21164[1]和IntelStrongARM-110[2]处理器上分别有25%和43%的功耗来自片上Cache.因此,减少Cache功耗便成为降低整个处理器功耗的有效方法,如何降低其功耗也成为研究的热点.集成电路的功耗分为静态功耗和动态功耗两部分:动态功耗是电路翻转时产生的功耗,当电路的工作条件确定以后,动态功耗的大小决定于电路的活动量;静态是由反向漏电流造成的支流功耗,只要电路通电即使不工作也会产生静态功耗,其大小等于电压与漏电流的乘积.早期的工...  (本文共7页) 阅读全文>>