分享到:

集成触发器特性的模拟

D触发器和JK触发器是两种最常用的时钟控制集成触发器 ,能够克服“空翻” ,具有确定状态 ;其电路符号见图 1、图 2 ,相应的真值表分别见表 1、表 2。 表 1 D触发器真值表DnQn110 0   表 2 J-K触发器真值表JnKnQn +10 0Qn10 10 1011翻转1 时钟控制触发器的计算机模拟在数字电路教学中 ,为了帮助学生更好地理解和掌握这两种触发器的特性及工作条件 ,我们利用计算机语言程序模拟其逻辑功能激发了学生的兴趣 ,给教学带来较好的效果。在程序算法中 ,着重考虑外部条件与集成触发器的联系 ,而忽略其内部的控制过程 ,从而突出了重点。1 .1 维持阻塞D触发器的计算机模拟D触发器的工作原理可表达为如图 3所示的算法 ,模拟D触发器的计算机N -S流程图如图4所示。在算法中 ,先设定触发器的输出状态Q为 0 ,时钟脉冲CP为占空系数等于 0 .5的方波 ,根据输入端D的状态模拟得到输出端Q的状态。为了突出...  (本文共4页) 阅读全文>>

《电讯技术》1989年03期
电讯技术

一种简单的测速电路

图中所示为测速电路仅需一片IC(除计数器外),其精度可达到以前介绍的三片忆的电路精度并且消除了游移现象。 标准灼袖旋转码盘八和B通道产生与轴旋转同频的方波信号。A的相位超前或滞后于B叨,落取决于旋转方向。为了获得最大分辨率,测速电路必须计数A和B信号每一次状态变化,输入明每一次变化在屺,*输出端产生一次状态变化,并在JC工。的输出端产生1卜s的负跳变,时外脉冲的正跳变沿使计数器加或减计数。朋或减由轴旋转方向确定。 一般选择R:C,时间书数大约是RC己乘积的二倍,以保证与11寸钟脉冲正沿有关的加/减计数信号有一适当的建立时间和保持时间。IC:c产生与1C:A正或负变化相同周期的时钟脉冲,满足了定时要求。 孟C::的异或职门逻辑在时钟信一号的正沿产生控制加/减计数灼信号,这一信号由A、B共同产生。Cl可将B灼以汽压探待约2畔。(由于B与A的相位关系是土,0口,若对B加一90“,则相位差变为。或一飞80“,该...  (本文共1页) 阅读全文>>

《世界电子元器件》2003年08期
世界电子元器件

差分时钟脉冲传递技术成为发展趋势

近几年来,大部分通信系统一直利用串行差分信号传输技术传送高速数据。目前系统时钟信号传输技术也朝着这个方向发展。照现在的发展趋势看,系统时钟信号的传送最有可能改用差分信号传输技术。高效率的时钟脉冲传送是固态系统设计的一个关键环节。采用这种设计的信号走线佃ace)会穿过不同的印刷电路板,并将它们连或一起,形成—个复杂的网络。由于这些通路需要传送微弱的信号,因此由这些通路组成的网络最易受耦合噪音的干扰,而这些通路本身也可能会产生耦合噪音。由于这些信号较长,因此这类时钟传送网络好像信号接收效率极高的天线一样,进一步将网络上的噪音放大。 差分信号传输技术将两个信号耦合一起,并确保这两个信号之间保持1 80度的理想相位偏移,这可以解决这些噪音问题。这种传输技术使信号源电流和反馈电流方向正好相反。以信号参考层来看,这些电流的影响多半会互相抵消。若将接地或参考层的反馈电流全部加起来,其总和最好是零。这样可以令各对耦合差分信号有较大的抑制噪音能力...  (本文共4页) 阅读全文>>

《郑州工业高专学报》1997年01期
郑州工业高专学报

考虑时钟脉冲的特性方程和状态方程

众所周知,时钟脉冲信号对触发器和时序逻辑电路起控制作用。让我们先讨论功能最简单的时序电路—触发器。当触发器的输入状态和原状态确定时,时钟脉冲饰的上升沿或下降沿对对触发器动作与否起决定作用。如主从,仄触发器的特性表所列: 表飞 习、,1,照图. G,为二表明时钟脉冲为非下降沿时,无论JK的输入为任何值.穿+‘二Qn,保持原状态不变。只有饰为下降沿时,Qn+’才是JK与Qn的逻辑函数。如果把cl,作为变量之一,弓告一1表示第”个时钟脉冲下降沿来临时刻,吓杏一1(饰”今一0)表示第n个时钟脉冲的非下降沿时间,可得考虑时钟脉冲的jK触发器的卡诺图和特性力一程: 由图1所示的卡诺图化简得特性方程 Q”十’=(J厕+动n)(邸杏+穿辱杏即:邸洛二1的时刻穿+‘二J穿十灭Q”触发器动作。 瓦丁一1的时间穿+‘一Qn触发器不动作。 同理,时钟脉冲上升沿动作时令邸个=1。 由此可得出,下降沿触发的D触发器特性方程:穿十’=众弟告十Q”邱杏此方程把...  (本文共4页) 阅读全文>>

《世界电子元器件》1997年02期
世界电子元器件

PLD用新时钟脉冲技术——时钟锁定和倍频

年来,随着可编程逻辑器件PLD的集成度提高,时钟脉冲在芯片上有效分配的方法显得日益重要起来。实际上,在门阵列GA和专用LsI电路芯片上,由于时钟脉冲延迟和偏斜(Skew,),已给器件性能造成不良影响。美国ALTERA公司鉴于此情,为了使高集成度PLD器件里的时钟脉冲便于管理,把时钟脉冲线布置成图l所示的时钟树状。 实践表明,图1所示的时钟脉冲分配作业,对于更大规模的PLD器件仍然还是有困难的。美国AI TERA公司为了使时钟脉冲延迟和偏斜降低到最低限度,着眼于利用锁相环PLL(F'hase—I-~cked L~oop)技术,现已正式发表明钟栓锁技术。这种时钟栓锁方法(clock Lock Method),利用锁相环PLL技术,对时钟树状分配线延迟进行调整,使PLD器件的时钟延迟和偏斜可控制到最低限度。 由于引入锁相环PLL技术,使之在PLD器件里还可以利用时钟递增功能。众所周知,时钟频率倍频功能在现代微处理器里已屡见不鲜。例如,...  (本文共3页) 阅读全文>>

《现代电子技术》2012年05期
现代电子技术

基于自定义时钟脉冲的交通红绿灯控制设计

随着我国社会经济的快速发展和人民生活水平的日益提高,城市规模也不断扩大,城市交通也日益繁忙,作为保障了城市交通安全、有序、快速运行的红绿灯的控制问题,是城市交通监控指挥系统中最重要的组成部分。交通红绿灯的控制既要安全可靠,其控制程序又要便于根据道路交通流量情况进行修改。以PLC定时器构成的自定义时钟脉冲程序段作为程序基本单元设计的交通红绿灯控制程序结构简单、思路清晰,在不改变程序结构的情况下,通过定时器设定值的调整快速获得新的红绿灯控制规律。下面就以三菱FX2N型PLC作为控制核心元件,阐明交通红绿灯的控制设计思路和控制方案。1工作任务与时序分析1.1工作任务如图1所示,十字路口分别在东西方向和南北方向装设两组红绿灯,控制要求如下:当按下启动按钮SB1时,信号灯开始工作,东西方向绿灯、南北方向红灯同时亮。各灯之间明灭配合规律(见图2):0~30s之间,南北红灯一直亮,东西绿灯亮25s、闪烁3s(每秒1次),东西黄灯亮2s;30~...  (本文共3页) 阅读全文>>