分享到:

拓展MSI寄存器T1194逻辑功能设计方法研究

1 引 言随着集成电路技术飞速发展 ,中大规模集成器件日益投放市场 ,人们更乐意采用它们进行各种逻辑设计。这是因为用中大规模集成电路进行逻辑设计 ,比用小规模集成电路进行同样功能逻辑系统的设计 ,不仅可以减少集成块和连线的数目 ,而且能提高逻辑电路工作的可靠性。中规模双向移位寄存器T 1 1 94是一种重要的中规模逻辑部件 ,被广泛应用于数字系统的设计中。它除了具有寄存器本身寄存、传送数据的基本功能外 ,还能够被拓展功能构成环形计数器和脉冲序列发生器。本文仅讨论它被应用于序列发生器的逻辑设计方法。应当说明 ,拓宽中规模集成电路的逻辑功能 ,在逻辑设计中占有非常重要的地位。用T 1 1 94进行序列发生器逻辑设计 ,通常采用的设计步骤如下[1~ 3] :先由序列的长度S依关系R=Log2 S确定所需触发器的个数R ;再列写状态转移真值表 ;然后求出数据串行输入函数的表达式 ;最后根据该表达式加上必要的门电路在T 1 1 94上画出...  (本文共3页) 阅读全文>>

《计算机研究与发展》2019年04期
计算机研究与发展

二进制翻译中动静结合的寄存器分配优化方法

二进制翻译[1]是一种即时编译技术,其核心目标是将一种体系结构的指令序列转换成功能等价的另一种可执行指令序列,已广泛用于软件安全分析[2-3]、程序行为分析[4]、软件逆向工程、系统虚拟等领域,并已成为软件移植[5]的主流技术之一.二进制翻译的过程可分为前端解码、中间优化以及后端编码3个部分.前端解码的主要工作类似于反汇编,依据源指令的特点分离出每条机器指令,将二进制可执行程序翻译成中间代码;中端优化的主要工作是优化生成的中间代码,通过分析中间代码组织关系简化中间代码,常用的冗余代码消除方法有常量传播[6]、变量活性分析[7]和标志位优化等[8];后端编码的主要工作是本地目标代码的生成,将优化后的中间代码转换生成本地可执行的代码序列,其中包含寄存器分配过程.寄存器分配无论是在高性能应用程序编译,还是在高性能程序翻译,又或者在充分利用高性能处理器的目标上,都有着重要的研究意义,好的寄存器分配方式可以有效提高程序执行效率.寄存器分配...  (本文共11页) 阅读全文>>

《计算机应用》2014年09期
计算机应用

降低寄存器软错误的静态寄存器重分配方法

0引言软错误,也称为单粒子翻转(Single Event Upset,SEU),是半导体电路中的一种瞬态故障现象,通常是由外部的高能粒子辐射、电压扰动等外部的电子噪声诱发[1-2]。虽然软错误不会损害硬件电路,但是它可以通过改变处理器的状态或者存储单元的值,影响程序的正常运行。近年来随着处理器逐步采用深亚微米制造工艺,在性能得到大幅提升的同时,处理器对造成软错误的各种干扰却变得更加敏感。同时芯片集成晶体管数的指数级增长也使得系统整体的软错误率(SoftError Rate,SER)迅速增加[3]。在继性能和功耗问题之后,软错误导致的计算可信性已日益成为业界关注的热点。由于寄存器的访问非常频繁,发生在其中的软错误能够迅速扩散到系统的其他部分。如果寄存器不能够被很好保护的话,发生在其中的软错误将成为影响程序可靠性的关键因素之一。关于寄存器文件的保护,已经提出了许多方法,但大多数都是微体系结构层面的解决方案[4-7]。基于寄存器在不同...  (本文共5页) 阅读全文>>

《计算机应用与软件》2013年12期
计算机应用与软件

一种局部寄存器分配的优化策略

0引言现代计算机系统的性能越来越取决于其存储器层次结构的性能,在芯片内操作速度得到极大提高的同时,内存的性能却基本上保持不变,要使机器的性能跟上处理器的性能,就必须缩短这些延迟。寄存器作为存储器层次结构中操作速度最快的资源,使得寄存器分配技术成为编译器后端中最关键的优化技术之一,寄存器使用效率的高低将直接影响处理器的性能。针对这一点,本文提出了一种基于局部寄存器需求预估和胖点优化的局部寄存器分配优化策略,并在国产CPU SW1600的配套编译器SWCC上实现了该算法。1 SWCC寄存器分配概述SWCC是一个C、C++和FORTRAN语言的优化编译器,是通过把开源的Open64[1,2]编译器移植到国产CPU SW1600上,并针对其体系结构的特点进行优化得到的。SWCC把寄存器分配分成全局寄存器分配和局部寄存器分配两个阶段。全局寄存器分配采用的是国际上流行的图着色[3]算法,同时加入了优先级考虑以及分裂活跃区间的概念;局部寄存器...  (本文共4页) 阅读全文>>

《计算机工程》2010年17期
计算机工程

一种基于动态迁移技术的寄存器保护方法

1概述长期工作于强辐射环境的计算机经常受到高能质子、重离子等高能粒子的冲击,导致计算机系统不能正常运行,其稳定性和可靠性面临巨大的考验[1-2]。容错技术是提高计算机系统可靠性的重要手段,其基本思想是利用冗余的额外资源来屏蔽故障的影响,主要通过冗余技术实现[3]。作为存放程序和数据的存储单元,容易受到高能离子的冲击而发生翻转,在很多的应用中对存储单元采用冗余技术来对计算机进行保护,常见的方法有三模冗余、校验码冗余等。寄存器是计算机存储系统的重要组成部分,对计算机系统的运行有着决定性的影响。通过寄存器故障效应实验可以发现,某些寄存器出现某些特定内容时将有可能导致计算机系统出现死机、重新启动、反复进出异常或者其他故障。如果可以对这些寄存器进行保护,从而避免因为寄存器原因而导致的计算机故障,其可靠性将大大提高。作为处理器的稀缺资源,如果为保护寄存器而设计额外的冗余寄存器,将使得寄存器规模增大,并且不利于要保护的寄存器规模的变化。本文提...  (本文共3页) 阅读全文>>

《微电子学与计算机》2009年06期
微电子学与计算机

基于脉冲寄存器的高性能低功耗电路设计实现

1引言有资料表明,在现代处理器中,时钟系统消耗了系统50%的动态功耗,而其中90%的功耗消耗在寄存器翻转上[1].因此,降低寄存器的功耗能很大程度降低系统整体功耗.寄存器数量的增加也导致电路面积不断增大.同时,电路频率的不断提高,时钟周期越来越短,也导致寄存器的时间开销占用整个时钟周期的比例越来越大,由于目前最短的时钟周期能够减少为6到8个FO4[2],因此对寄存器的速度和功耗提出了更高的要求.针对以上的问题[3],基于Hybid锁存器的寄存器和半动态寄存器在牺牲功耗的情况下能够很好的减少延迟,提升速度.另外也有论文把SRAM的设计思路应用到寄存器的设计中,采用基于灵敏放大器和改进灵敏放大器的寄存器,EP-SFF在低功耗和延时方面都很有优势[4].在低功耗设计中,存在降电压摆幅的寄存器,以及低电压摆幅双沿工作的寄存器.采用降低时钟摆幅从而能减少时钟网络的开销.改进的半动态寄存器是最快的寄存器之一,但是仍然还是消耗很大一部分的功耗...  (本文共4页) 阅读全文>>