分享到:

交换结构的VHDL层仿真研究

1 引 言随着越来越多的网络业务 ,特别是多媒体业务在互联网上的应用 ,人们对互联网带宽的要求正在不断地上升 .为此 ,高速路由器或交换结构 (Switch Fabric)的设计是近年来国内外很多学者研究的热门方向 .在交换结构的设计中 ,利用 C语言对交换结构的结构和性能进行仿真是一种流行的做法 .C语言仿真是一种高层仿真 ,一般在 Switch Fabric的设计之前进行 ,它可以用来验证交换算法的性能 ,搜索算法所涉及的最佳参数 .而本文将阐述在交换结构的 VHDL硬件描述代码设计完成之后 ,基于交换结构的 VHDL 代码 ,再结合模拟的网络数据流对交换结构的逻辑功能和交换性能做进一步的验证和仿真的方法 ,这种仿真称之为交换结构的 VHDL 层仿真 .交换结构的 VHDL层仿真与 C语言仿真之间的区别主要有以下几点 :· C语言仿真不关心净荷 ,只关心信元的头部信息 ,而VHDL 层仿真必须含有信元 (Cell)的具体净荷...  (本文共3页) 阅读全文>>

《现代电子技术》2004年06期
现代电子技术

VHDL语言中信号与变量之比较

数据对象是VHDL语言要素的重要内容之一,数据对象类似于一种容器,他接受不同数据类型的赋值。数据对象有3类,即信号、变量和常量。在VHDL中,后2种可以从传统的计算机高级语言中找到对应的数据类型,其语言行为与高级语言中的变量和常量十分相似。但信号这一数据对象比较特殊,他具有更多的硬件特征,是VHDL中最有特色的语言要素之一。信号、变t及常一的基本使用方法 信号是全局量,在实体说明、结构体描述和程序包说明中使用。信号用于声明内部信号,而非外部信号(外部信号对应为IN,OUT,INOUT,BUFFER),其在元件之间起互联作用,可以赋值给外部信号。 变量只在给定的进程中用于声明局部值或用于子程序中,变量的赋值符号为“:~”。和信号不同,信号是实际的,是外输入,或者是内部的一个存储元件;而变量是虚的,仅仅是为书写方便而引人的一个名称,他常用在实现某种算法的赋值语句中。 常量是全局量,在结构体描述、程序包说明、实体说明、过程说明、函数调...  (本文共3页) 阅读全文>>

《信息技术》2004年01期
信息技术

有限状态机的VHDL设计及优化

0 引言有限状态机及其设计技术是实用数字系统设计中的重要组成部分,是实现高效率高可靠性逻辑控制的重要途径[1]。大部分数字系统都可以划分为控制单元和数据单元两个组成部分,通常,控制单元的主体是一个状态机,它接受外部信号以及数据单元产生的状态信息,产生控制信号序列。VHDL是一种面向设计、多层次的标准化硬件描述语言,并已经被广泛接受为描述、验证和设计数字系统的最重要的标准语言之一[2]。VHDL为设计者提供了一种全新的数字系统的设计途径。使用VHDL语言不只是意味着代码的编写,更是为了便于建立层次结构和元件结构的设计。利用VHDL编写的电路模块可被重复利用。故可以简化设计者的设计工作,大大缩短设计时间,提高工作效率。2 有限状态机的分类及VHDL描述2.1 有限状态机的分类[3]从数学的角度看,有限状态机可以表示为一个五元组M=(I,O,S,δ,λ),这里I和O分别表示输入、输出量。S为状态向量,δ表次态方程(δ:S×I→S),λ...  (本文共4页) 阅读全文>>

《青岛大学学报(工程技术版)》2004年02期
青岛大学学报(工程技术版)

基于VHDL语言的数字锁相环的设计与实现

同步的技术基础是锁相,因而锁相技术是通信中最重要的技术之一。锁相就是利用输入信号与输出信号之间的相位误差来自动调节输出信号的相位,使之达到与输入信号的相位一致,或保持一个很小的相位差,从而实现自动调节的功能[1]。锁相技术现已广泛应用于电子技术的各个领域,特别是在数字通信的调制解调、位同步、频率合成中常常要用到各种各样的锁相环。最初的锁相环全部由模拟电路组成,由于模拟锁相环存在温度漂移、电网电压的影响等缺点,给系统的同步调节带来困难。随着大规模、超大规模数字集成技术的发展,模拟锁相环逐渐被数字锁相环所取代。图1 数字锁相环系统框图1 系统的工作原理数字锁相环电路的系统结构图如图1所示。由数字鉴相器、数字滤波器和数控振荡器组成。如果把数字滤波器看成一个分频器,则分频比为MfcK,其输出频率为f′=K′ΔΦMfcK其中,ΔΦ为输入信号V1与输出信号V2的相位差;fc为环路的中心频率。数控振荡器的输出频率为f2=f1+K′ΔΦMfcK...  (本文共5页) 阅读全文>>

《长春理工大学学报》2004年02期
长春理工大学学报

8051 VHDL设计及FPGA实现

随着超大规模集成电路 (VLSI)工艺的进展 ,集成电路的集成度按摩尔定律所预言的速度不断增加 ,片上系统 (SOC)的规模越来越大 ,进入深亚微米以后 ,问题已不在是单个芯片是否有能力容纳系统设计 ,而是设计如何跟上芯片设计复杂性的增长步伐 ,以及如何满足激烈的市场竞争对产品上市时间越来越苛刻的要求。在片上系统设计变得异常复杂的今天 ,基于芯核的设计已成为EDA发展的必然趋势。开发具有自主知识产权的IP核 (Intel lectualPropertyCore)则更具有广泛的应用前景。它具有很高的通用性和灵活性 ,可以通过软件编程完成不同特定的功能 ,可以任意使用在各种嵌入式微控制系统中。嵌入式IP核的应用 ,由于重用设计思想、设计知识 ,极大地降低了设计成本 ,缩短了设计周期 ,成为当今片上系统的重要设计手段。IP核一般采用VHDL或Verilog语言描述、网表描述 (netlist)和版图描述 (layout)三种形式。其中...  (本文共3页) 阅读全文>>

《微电子学与计算机》2004年08期
微电子学与计算机

基于VHDL语言M序列密码系统设计的新方法

1引言由一个n级移位寄存器所产生的周期为2n的二元序列,称为n级M序列或全长序列。n级M序列的总数为:Mn=2(2n-1-n)(1)式中n-移位寄存器级数。由式⑴可见,M序列的数量极大,而且随级数n的增加而急剧增大。这是m序列、Gold码、R-S码等伪随机码难以比拟的[1,2]。n级最长周期线性反馈移位寄存器序列(即m序列)的总数为:mn=椎(p)n(2)式中p=2n-1,椎(p)是欧拉(Euler)函数,表示如下:椎(p)=1当p=1Si=1仪p(ai-1)i·(pi-1)当p1(3)pi是p的素因子,S是不同的素因子的数目,ai是pi的重因子个数。例如当n=8时,M序列总数目为1.32922×1036,而m序列总数目仅为16。正因为M序列的数量巨大,随机性好,线性复杂度高,因此在数据加密系统、扩频系统和测距、导航等领域得到广泛应用。但是要产生这么多数目的M序列,并从中优选出满足系统性能要求的M序列是十分困难的。本文提出一种适...  (本文共3页) 阅读全文>>