分享到:

低功耗SoC测试技术及基于状态种子的BIST策略研究

目前,集成电路测试面临两个大的问题:测试时间过长和测试功耗过高。而随着集成电路不断复杂化,测试变得更加困难。特别是对基于复用思想的SoC,虽然这种设计思想有利于减少设计成本,缩短上市时间,但测试这样复杂的系统变得异常困难。所以如何对集成电路进行高效的测试变得越来越重要。本文以缩短测试时间和减少测试功耗为目标,首先介绍了一种新的低功耗的BIST结构,并在此基础上提出了一种新的基于低功耗BIST结构的系统芯片测试方法。这种测试方法的主要思想是:将系统芯片中的多个核分成若干个大小不同的组,每个组使用一个由线性反馈移位寄存器和映射逻辑组成的低功耗内建自测试结构来进行测试,其中,线性反馈移位寄存器和映射电路是用来产生有用测试向量的,也就是说,通过映射逻辑可以将无贡献的测试向量过滤掉。组与组之间的核进行并行测试,组内各个核进行串行测试。整个结构在给定的测试功耗限制下,以测试时间为优化目标,使测试时间最短。这种测试方法的特点是:首先本方法不用  (本文共82页) 本文目录 | 阅读全文>>

《计算机测量与控制》2011年10期
计算机测量与控制

基于边界扫描的BIST技术

近年来,随着信息化武器装备复杂度的增加和现场级快速测试诊断需求的增加,迫切需要基于边界扫描的BIST技术;在这种应用模式中,基于边界扫描的BIST技术能解决现场级快速测试诊断需求,测试结果仅需给出板卡是否有故障而不需要...  (本文共4页) 阅读全文>>

《半导体技术》2004年10期
半导体技术

安捷伦科技推出BIST Assist 6.4

~~安捷伦科技推出...  (本文共2页) 阅读全文>>

《湖南大学学报(自然科学版)》2000年S2期
湖南大学学报(自然科学版)

A DFT Method for Single-Control Testability of RTL Data Paths for BIST

This paper presents a new BIST method for RTL data paths based on single-control testability, a new concept of testability. The BIST method adopts hierarchical test. Test pattern generators are placed only on primary inputs and test patterns are propagated to and fed into each module. Test responses are similarly propagated to response analyzers placed only on primary outputs. For the propagation of ...  (本文共9页) 阅读全文>>

《Journal of Computer Science and Technology》2000年04期
Journal of Computer Science and Technology

High Level Synthesis for Loop-Based BIST

Area and test time are two major overheads encountered duringdata path high level synthesis for BIST. This paper presents an approach to behavioral synthesis for loop-based BIST. By taking into account the requirements of theBIST scheme during behavioral synthesis ...  (本文共8页) 阅读全文>>

电子科技大学
电子科技大学

混合信号电路故障诊断的内建自测试(BIST)方法研究

超深压微米(VDSM)半导体技术的进展允许将一个复杂的电子系统集成在单一芯片上,即构成一个片上系统(SOC)。在移动通信及消费类电子产品的巨大市场需求推动下,SOC芯片已经由数字SOC转向包含了复杂数字信号处理器、存储器、高性能模拟和混合信号功能以及实时操作系统的混合信号SOC。随着芯片集成度的增加,对混合信号SOC中内嵌模拟芯核(Embedded Analog Cores)的测试带来了新的困难。内建自测试(BIST)不仅能够减少SOC的测试和验证时间,而且提高了故障覆盖率。因此BIST技术是实现有效测试内嵌模拟芯核的重要途径。本文对混合信号电路的测试理论与方法进行了研究,作者的主要工作有如下四个方面:1.研究了模拟电路的可测性分析方法。包括:(1)模拟电路的可测性测度。可测性测度不仅提供了一个量化的指标以便能够比较不同的可测性方法,而且可以据此寻求最佳的电路测试节点集或确定其中存在的正则模糊组。本文将故障诊断方程灵敏度矩阵的列...  (本文共125页) 本文目录 | 阅读全文>>