分享到:

七段译码器的设计

七段显示译码器是数字电路中的重要部件 ,其设计多年来采用传统方法 .在E  (本文共3页) 阅读全文>>

《鄂州大学学报》2005年06期
鄂州大学学报

基于MAXPLUSⅡ环境下的七段译码器设计

该文介绍了基于Altera公司在Windows环境下开发的ED...  (本文共3页) 阅读全文>>

《电脑知识与技术》2019年06期
电脑知识与技术

基于FPGA的简易电子钟设计

为了实现模拟简易电子钟的功能,以FPGA,Verilog语言...  (本文共2页) 阅读全文>>

《东华理工学院学报》2007年01期
东华理工学院学报

基于CPLD的显示与管理电路设计

采用复杂可编程逻辑器件(CPLD Complex Programmable Logic Device)设计了一种七段LED(Light Emitting Diode)数码管显示及其管理电路。该...  (本文共4页) 阅读全文>>

《通讯世界》2020年05期
通讯世界

一种新颖的基于GaAs工艺的译码器设计

本文阐述了一种新颖的基于GaAs工艺的2:4线译码器结构。此类2:4线译码器可以和GaAs MMIC相集成,主要应用于控制单刀四掷...  (本文共2页) 阅读全文>>

《电子与信息学报》2015年08期
电子与信息学报

动态自适应低密度奇偶校验码译码器的FPGA实现

在复杂深空通信环境中,自适应能力的强弱对低密度奇偶校验(LDPC)码译码器能否保持长期稳定工作具有重要影响。该文通过对DVB-S2标准LDPC码译码器各功能模块的IP化设计,将动态...  (本文共7页) 阅读全文>>

《通信技术》2010年05期
通信技术

基于FPGA的卷积码译码器设计

针对目前卷积码译码器占用资源较多,最高工作频率较低的缺点,设计了基于FPGA的(2,1,8)卷积码译码器。该译码器采用硬判决维特比译码算法。为有效提高译码器的工作频率,采用寄存器存储路径度量和幸存路径。通过分析译码启动过程中状态转移图上各个状态与其前一...  (本文共3页) 阅读全文>>