考虑多输入同时翻转的晶体管级时序分析技术

为了克服现有延时模型所遇到的困难,本文对静态时序分析中通过晶体管级电路模拟来计算门延时的方法进行了研究,该技术的关键是延时测试波形的自动生成。文中分析了多输入同时翻转对最大门延时的影响,提出了一种可以用于测试波形生成的多输入同时翻转模型。基于该模型,提出了互补CMOS电路和  (本文共6页) 阅读全文>>

计算机研究与发展

CMOS电路晶体管级功耗优化方法

随着集成电路工艺进入纳米时代,在集成电路设计约束重要性方面,功耗已成为与性能等量齐观的设计约束.由于缺少有效的晶体管级时延模拟器,所以现有的低功耗设计技术均为逻辑门级功耗优化方法.受惠于更低的优化颗粒度,晶体管级优化方法具有比逻辑门级方法更强的静态功耗优化能力,因此针对高静态功耗的纳米工艺芯片,开展晶体管级优化方法的研究具有非常重要的意义.基于晶体管级VLSI模拟器,提出了一种新的晶体管级优化方法用于进一步降...  (本文共7页) 阅读全文>>

企业技术开发

浅谈晶体管级软错误防护技术

文章简要介绍了晶体管级的双指数电流脉冲故障注入方法和软错误率的计算方法,在此基础上提出了一种对软错误具有防护作用的DIL-SET时序单元。DIL-SET...  (本文共2页) 阅读全文>>

微处理机

基于晶体管级参数提取的后仿真

介绍了时钟电路芯片的功能,给出了Star-RCXT(RC参数提取工具)的晶体管...  (本文共2页) 阅读全文>>

世界电子元器件

微捷码发布集成混合信号平台——Titan

不同与其它的一些设计解决办案,Titan将混合信号的物...  (本文共1页) 阅读全文>>

半导体情报

十亿晶体管级芯片系统集成面临的挑战与机遇

概述了半导体工业的发展趋势 ,讨论了 1 0亿晶体管...  (本文共3页) 阅读全文>>