分享到:

MoSi_2-X%(wt)La_2O_3复合材料的力学性能与烧结工艺的关系

采用低负荷维氏硬度计、电子万能材料试验机、动态热模拟机等研究了机械合金化(MA)与高温自蔓延(SHS)合成的MoSi2-X%(wt)La2O3复合材料的室温硬度、室温断裂韧度和高温屈服强度等力学性能与烧结工艺的关系。结果表  (本文共4页) 阅读全文>>

《冶金能源》2002年04期
冶金能源

烧结工艺综合节能与环保的现状与意义

阐述了烧结工艺的能耗及环保的现状 ,并介绍了目...  (本文共5页) 阅读全文>>

《工程塑料应用》2001年03期
工程塑料应用

聚四氟乙烯的烧结工艺技术

介绍聚四氟乙烯(PTFE)材料在加工成型过程中的烧结工艺...  (本文共3页) 阅读全文>>

《鞍钢技术》2000年03期
鞍钢技术

鞍钢烧结工艺晋升国内先进水平

被鞍矿公司称之为“希望工程”的东鞍山烧结厂酸性小球改造工作 ,历时 11个月 ,于 2 0 0 0年 2月 2 3...  (本文共1页) 阅读全文>>

《江苏理工大学学报》1970年20期
江苏理工大学学报

饲料粉碎机锤片烧结的试验研究

提出了饲料粉碎机锤片制造的烧结新工艺,并且对其烧结配方、...  (本文共5页) 阅读全文>>

西安电子科技大学
西安电子科技大学

大面积集成电路芯片合金烧结工艺质量控制技术研究

集成电路的可靠性是电子系统稳定可靠工作的基础,随着电子系统对可靠性及使用期的要求不断提高,对于集成电路的质量和可靠性以及贮存寿命提出了更高要求,尤其是大面积芯片集成电路产品的质量与可靠性需进一步提高。本课题主要针对面积大于40mm2的集成电路芯片,在工艺优化前,合金烧结芯片电路粘接空洞面积约为30%~55%,芯片剪切强度值约为200~400N,水汽及氧气总含量≤5000PPM,通过开展集成电路芯片烧结工艺质量控制技术研究,对工艺进行优化后,预期研究目标合金烧结芯片电路粘接空洞面积约为≤30%,芯片剪切强度值约为≥300N,水汽及氧气总含量≤3000PPM的技术水平。为此进行了以下研究来达到预期研究目标:1、利用工艺FMEA方法对芯片合金烧结质量的影响因素进行分析,整理了大面积集成电路芯片合金烧结粘片的失效情况,列出了失效模式,并找出相应的解决措施。形成了可用于指导芯片合金烧结电路工艺优化的FMEA风险分析表[7]。针对四大类失效...  (本文共74页) 本文目录 | 阅读全文>>