分享到:

符合CCSDS标准的RS(255,223)码译码器的FPGA实现及其性能测试

RS(Reed-Solomon)码是差错控制领域中一种性能优异的非二进制分组循环码,由于它具有很强的随机错误和突发错误的纠错能力,被CCSDS,NASA,ESA等空间组织接受,广泛应用于深空探测中.本文采用改进的Berlekamp算法,用  (本文共6页) 阅读全文>>

《微电子学与计算机》2005年09期
微电子学与计算机

预测校正型曼Ⅱ码译码器技术研究与实现

文章针对计算机系统中串行总线的通讯,提出并实现了一种预测校正型曼Ⅱ码译码器。以预测校正型方式实现的...  (本文共3页) 阅读全文>>

《通讯世界》2020年05期
通讯世界

一种新颖的基于GaAs工艺的译码器设计

本文阐述了一种新颖的基于GaAs工艺的2:4线译码器结构。此类2:4线译码器可以和GaAs MMIC相集成,主要应用于控制单刀四掷...  (本文共2页) 阅读全文>>

《电子与信息学报》2015年08期
电子与信息学报

动态自适应低密度奇偶校验码译码器的FPGA实现

在复杂深空通信环境中,自适应能力的强弱对低密度奇偶校验(LDPC)码译码器能否保持长期稳定工作具有重要影响。该文通过对DVB-S2标准LDPC码译码器各功能模块的IP化设计,将动态...  (本文共7页) 阅读全文>>

《通信技术》2010年05期
通信技术

基于FPGA的卷积码译码器设计

针对目前卷积码译码器占用资源较多,最高工作频率较低的缺点,设计了基于FPGA的(2,1,8)卷积码译码器。该译码器采用硬判决维特比译码算法。为有效提高译码器的工作频率,采用寄存器存储路径度量和幸存路径。通过分析译码启动过程中状态转移图上各个状态与其前一...  (本文共3页) 阅读全文>>

《物探装备》2010年02期
物探装备

利用多台译码器激发组合井的施工方法

采用多、深组合井的激发方式时,由于雷管数量和炮线长度增加使得激发回路的电阻增大,这时使用单台译码器激发会出现组合井起爆不全、译码器不能正确产生验证时断等问题,对遥爆设备的激发能力和激发精度带来影...  (本文共4页) 阅读全文>>