分享到:

Verilog HDL语言RTL级描述的可综合性

所谓逻辑综合就是将较高抽象层次的描述自动转换到较低层次描述的一种方法 .由于Verilog HDL( Verilog Hardware Description   (本文共5页) 阅读全文>>

武汉科技大学
武汉科技大学

基于ASIC的直接数字频率合成器前端设计与实现

随着现代通信、雷达、电子侦察和对抗技术的飞速的发展,对作为核心部件的频率合成器的性能指标提出了越来越高的要求,宽频带、高频率分辨、低捷变时间、高频率稳定度、低相位噪声、低杂散、能程控等,这些技术利用普通的模拟电路是很难达到与实现的。因此,如何设计一种新的频率合成器来产生大量高精度、高稳定度的频率信号成为了频率合成技术的关键。本文首先介绍了频率合成的基本理论,对各种频率合成技术进行了比较和分析,得出了其优缺点,并且着重突出了新型频率合成技术中经常用到的直接数字频率合成器,对其构成以及工作原理作了详细论述;由于本文所设计的直接数字频率合成器是基于ASIC技术的,因此本文还介绍了有关ASIC设计流程和相关技术;随后对直接数字频率合成器进行了系统架构以及模块划分和算法分析;接着利用硬件描述语言Verilog HDL进行前端RTL级功能仿真与测试平台的编写,代码的编写风格以及测试平台的全面性和高覆盖率为随后的门级实现做下铺垫;待完成模块中...  (本文共101页) 本文目录 | 阅读全文>>

浙江大学
浙江大学

基于VLSI的高速视频解码专用芯片设计研究

高清晰度电视是在模拟电视的基础上,为了达到高分辨率的图象质量性能而发展起来的,HDTV视频解码器是高清晰度电视接收机芯片的一个关键部分。视频集成解码芯片的设计研究涉及到高速视频压缩/解压缩和超大规模集成电路设计两个方面的技术。经过几十年的积累,视频编解码理论已经非常成熟,但是对于高速视频解码器的实现还没有非常好的设计实现方案;另一方面,随着VLSI工艺技术的发展,器件特征尺寸越来越小,芯片规模越来越大,数百万门级的电路可以集成在一个芯片上,为系统集成开辟了广阔的工艺技术途径。本文以视频编解码、集成电路设计理论为基础,对高速视频解码器的设计、仿真,综合、验证及测试方法进行了较为深入的研究。视频处理系统包含两种体系结构:可编程结构和专用结构。本文对两种结构的优缺点作了对比和分析,然后结合两者的优点,采用混合的结构实现高清晰度电视视频解码器设计,并以VLD和IDCT模块为例介绍如何针对算法的不同特点进行相应子模块的设计。随着系统规模的...  (本文共84页) 本文目录 | 阅读全文>>

《科学技术创新》2020年25期
科学技术创新

浅析基于verilog的加法器设计

在一个计算机系统中,CPU是最核心的控制部件。而在CPU中,ALU是核心的运算部件。计算器所有功能的实现,都要依赖ALU对数据进行处理。目前,使用verilog语言来实现一个CPU内核或复杂算法,已成为一种趋...  (本文共2页) 阅读全文>>

《装甲兵工程学院学报》2011年02期
装甲兵工程学院学报

基于Verilog语言的边界扫描结构设计

以对74290IP核加载边界扫描结构为例,采用硬件描述语言Verilog对边界扫描结构进行了模块化设计,并进行了边界扫描测...  (本文共5页) 阅读全文>>

《渭南师范学院学报》2010年05期
渭南师范学院学报

基于Verilog的全数字锁相环的设计

文章介绍了全数字锁相环的基本结构和工作原理,提出了一种基于v...  (本文共3页) 阅读全文>>

《微电子学与计算机》2006年01期
微电子学与计算机

基于VERILOG的一种高效验证平台的研究及应用

文章讨论了基于VERILOG验证平台的功能、组成、关键设计技术及优化几个方...  (本文共5页) 阅读全文>>