分享到:

生成确定性测试图形的内建自测试方法

为了以低的硬件开销自动生成高效率的确定型测试图形,提出一种新型的内建自测试(BIST)方法.先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形,然后对生成的图形排序以取得低功耗测试序列,再选择状态机优  (本文共5页) 阅读全文>>

哈尔滨工业大学
哈尔滨工业大学

FPU中浮点加法器的设计及其内建自测试的研究

随着集成电路设计和制造技术的不断进步,芯片的集成度和复杂度也以惊人的速度发展。芯片测试遇到了前所未有的挑战,测试费用越来越高,出现了设计、生产费用与测试费用倒挂的局面。尤其是超深亚微米(VDSM)工艺的使用,生产过程中出现的故障也越来越多样、难测。在这种情况下,可测性设计(Design-For-Testability)技术成为解决芯片生产测试问题的主要手段之一,日益引起人们的重视。本文首先进行浮点加法器的优化设计。浮点加法器的指数比较大小,尾数移位相加,规格化,舍入操作独立,复杂而又费时,时延很大。为此在指数加法器和尾数加法器中采用超前进位加法器设计,利用预先编码器进行规格化处理,对舍入模式进行简化设计,通过上述优化技术加快浮点加法器运算速度。然后编写了浮点加法器及其测试激励的C代码,用以验证本文所设计的浮点加法器功能的正确性。通过对可测性设计的几种常用方法研究与比较,针对浮点加法器的结构特点,实现了边界扫描与内建自测试相结合的...  (本文共66页) 本文目录 | 阅读全文>>

上海交通大学
上海交通大学

基于光学临近修正的测试图形生成方法研究

当今半导体技术经历飞速的发展已进入到纳米级工艺时代。集成电路制造在低k1值的光刻工艺条件下,特别是对于65纳米以下的技术节点,尽管已使用最先进的浸没式光刻机台来曝光,也面临着解析度到达极限的困境。当面对愈加复杂的二维版图设计时,光阻桥接和图形变细等光刻工艺敏感缺陷已愈发严重。但不断发展的分辨率增强技术与可制造性设计逐渐被委以重用并大放光彩,使集成电路制造成功地向16乃至10纳米工艺迈进。光学临近修正技术是分辨率增强技术中最为常用也是最主要的技术手段。基于模型的OPC技术以其较高的修正精度和成熟的技术为芯片代工厂所青睐。该技术首先是利用在相同工艺条件下的测试图形,于实际硅片上量测的关键尺寸的集合来构建OPC模型,再以OPC模型为基础结合各种修正算法对客户数据版图进行处理。随着设计版图越来越复杂,对OPC模型修正精度的要求也越来越高。本文旨在介绍一种能够实现精度可靠的一维和二维OPC测试图形的生成方法。对于一维OPC测试图形生成,首...  (本文共65页) 本文目录 | 阅读全文>>

《微处理机》1991年03期
微处理机

拷贝法生成微处理器测试图形

本文举例说明 ROMCOPY 法生成 MC6802一类 LSI、VLSI 器件功能测试图形的过程。文章首先简介 ROMCOPY 法概要,接着叙述利用宏定义、宏...  (本文共10页) 阅读全文>>

《广东师院学报(自然科学版)》1977年01期
广东师院学报(自然科学版)

一种测试图形产生器的设计

测试图形产生器是集成电路测试器最重要的一个组成部分,它决定了测试器的基本性能。在结构完善的集成电路测试器里,多采用随机存取存储器(RAM)或移位寄存器可产生字长逾千位的复杂测试图形,而其程序控制和信息写入则以软...  (本文共5页) 阅读全文>>

《复旦学报(自然科学版)》2006年01期
复旦学报(自然科学版)

FPGA逻辑资源测试图形自动生成方法

提出一种通用FPGA逻辑资源测试图形自动生成方法.建立了可编程逻辑单元CLB的测试...  (本文共6页) 阅读全文>>

《印制电路信息》2019年08期
印制电路信息

印制电路板拼板中测试图形位置设计改进

介绍一种实现在同一电路板上将测试板和生产板合二为一方法,其特点是直接将测试图形转移到量产板的工艺边上,大幅提高整个拼板的利用率;同时测试图形还...  (本文共3页) 阅读全文>>