分享到:

基于89C51/52单片机的数控机床面板智能处理单元

本文提出了基于 89C5 1 / 5 2单片机的数控机床面板智能处理单元 ,介绍了其工作原理和系统软  (本文共3页) 阅读全文>>

西安电子科技大学
西安电子科技大学

片上追踪信息处理单元的研究与验证

数字芯片的前期设计质量是由验证工作保证的。为追踪硅前验证遗漏的设计缺陷,硅后验证逐步成为芯片验证中的重要手段。由于流片之后芯片内部信号的可观测性受到限制,并且需要实时存储追踪调试信号的状态,因此对追踪调试信号进行过滤压缩处理成为增加调试窗口,扩大追踪缓存存储追踪数据的能力的重要方法。通过对比不同片上追踪调试系统,本文选取的追踪调试系统不但继承传统JTAG调试方法的优势,而且具有系统内核实时调试能力和多核信息源的高带宽追踪能力。其次通过对比SystemVerilog验证语言与SystemC、硬件描述语言,说明了SystemVerilog验证语言在验证工作方面的优势。通过分析验证方法学的发展历程,说明了UVM是顺应验证发展趋势的验证方法学。利用UVM丰富的库函数及机制,可以使验证人员摆脱繁琐的验证平台搭建工作,专注于验证功能点的提取分及各种验证场景的构建。本文重点研究了片上追踪信息的处理方式,通过分析硅后验证的重点及需求,研究并实现...  (本文共88页) 本文目录 | 阅读全文>>

暨南大学
暨南大学

极化码硬件译码器高效性研究

极化码被证明具有比LDPC、Turbo码更优的纠错性能,但是其译码算法还存在复杂度及译码延迟较高的缺点,使得译码器的硬件实现结构复杂、吞吐率低。针对极化码硬件译码器所存在的问题,本论文完成了以下工作:第一,提出了一种新型的译码器处理单元结构—节点互联处理单元,通过处理单元中F节点与G节点中间运算结果的互联减少G节点“符号数-补码”转换和“补码-符号数”两个转换电路,同时利用简单门级电路替换F节点中的绝对值比较单元,有效降低了硬件资源消耗;第二,针对硬件译码器上下半区互相独立的特点,采用了比特宽度量化技术,通过减小硬件译码器内部运算值的大小,减少存储宽度,从而进一步降低硬件资源消耗;第三,结合流水线架构,以译码层中插入寄存器的方式,缩短硬件译码器内部信号连线长度以降低线路延迟,提高硬件译码器可支持的最大时钟频率,从而提高译码器的处理速度和吞吐率;最后,基于所提出的处理单元结构及优化技术,针对极化码中的连续抵消译码算法和连续抵消列表...  (本文共62页) 本文目录 | 阅读全文>>

《电子世界》2014年04期
电子世界

3取2冗余配置主处理单元可用性探究

对于主处理单元的可用性研究,由3取2冗余配置的硬件结构,各部分器件的功能组成,设计出主处理单元可靠性结构框图。根...  (本文共2页) 阅读全文>>

《科技资讯》2016年03期
科技资讯

气源处理单元的使用及维护技术分析

气源处理单元(又称三联件)在气压传动系统中应用十分广泛,是气动系统中不可缺少的气源调理装置,安装在用气设备的近处,是压缩空气质量的最后保证,可对压缩空气进...  (本文共3页) 阅读全文>>

《计算机工程与设计》2003年01期
计算机工程与设计

基于任务处理单元的工作流动态模型研究

将处理操作和处理数据信息封装为任务处理单元对象,并以此作为集成系统的基本处理对象,通过研究这些单元之间的约束、控制关系和管理机制,实现工作流的动态...  (本文共5页) 阅读全文>>