分享到:

柔性智能型测量电路

本文介绍一种多功能柔性前端测量电路,分析了电路实现的理论依据  (本文共5页) 阅读全文>>

国防科技大学
国防科技大学

基于FPGA的皮秒级多链时钟抖动测量电路研究

时钟信号是数字系统的基石,是时序逻辑的基础,对数据的收发有决定性的作用,因此,时钟的抖动对整个电路系统有着重要的影响,时钟抖动测量电路的研究也成为近年来的研究热点。测量时钟抖动本质上就是测量被测信号相邻跳变沿之间的时间间隔。本文从多链测量方法的原理出发,结合其电路结构,细致研究其实现细节,并深入分析其存在的问题与不足,有针对性的进行了多方面的改进,提出并设计了改进型多链测量电路。具体来说,主要包括:第一、用反相时钟组替代单一时钟,增加了“粗”计数的时钟稳定性;第二、以交错连接的方式在一列Slice中搭建两条延迟链,大幅降低了电路的硬件资源开销;第三、用时钟组替代单一时钟锁存延迟链状态,使电路的测量频率上限提高了数倍;第四、整合上下边沿译码器,提高了译码效率。完成改进型电路设计后,本文从理论出发,对其硬件资源开销、量程、分辨率和精度等多个指标进行了理论分析,推导出了其性能指标。为了评估改进型电路的性能,论文对其量程、硬件资源开销、...  (本文共73页) 本文目录 | 阅读全文>>

南京邮电大学
南京邮电大学

高精度锁相环抖动测量电路的研究与设计

锁相环(Phase Locked Loop,PLL)在模拟与数字通信系统中已成为不可缺少的基本电路,广泛应用在高速通信系统和系统芯片(System on Chip,SoC)等领域,由此,PLL的测试变得尤为重要。依靠测试仪器的传统PLL测试方案测试成本高、测量精度低,无法满足大规模测试需求。基于内建自测试(Built-in Self-test,BIST)的PLL测量技术应运而生,能够很好的解决这些问题。而抖动是片上时钟最重要的时钟参数,在各种时钟特性中,对抖动的测量是用来评估时钟特性中最有效的一种,高精度抖动测量电路成为目前PLL测试领域的研究热点。本文在综述了PLL、抖动和高精度抖动测量电路三个部分的基础上,针对目前欠采样电路存在的抖动提取方式精度低和测量误差大等缺陷,设计了一款基于边沿对齐的抖动提取技术,以跳变过渡区的边沿位代替实际边沿位,实现高精度抖动测量的目的。同时针对传统抖动测量方案测量成分单一的问题,将边沿对齐的思想...  (本文共67页) 本文目录 | 阅读全文>>

《商洛学院学报》2016年06期
商洛学院学报

高压脉冲幅值测量电路的误差分析及改进电路

为了提高高压脉冲幅值的测量精度,对高压脉冲幅值测量电路的电路误差进行了计算,分析了测量电路产生误差的原因。设计一种单脉冲电...  (本文共3页) 阅读全文>>

《中国集成电路》2017年03期
中国集成电路

测量电路中的共地干扰问题

结合产品开发中的实际案例,分析了测试测量电路中的共地干扰的常见现象,产生原因...  (本文共3页) 阅读全文>>

《中国仪器仪表》1970年10期
中国仪器仪表

方波激励的电感传感器测量电路的设计

介绍一种采用方波激励、运算式测量电...  (本文共3页) 阅读全文>>