分享到:

基于BIST的FPGA的内嵌以太网TEMAC硬核的测试方法研究

随着数字集成电路技术的快速发展,FPGA(Field Programmable Gate Array)芯片的集成度不断提高,内部嵌入了越来越复杂的IP核。TEMAC(Tri-Mode Ethernet MAC)是FPGA芯片内部一种网络处理IP(Intelligent Property)核。它可以实现一般MAC(Media Access Control)控制器的功能。MAC,全称媒体介质访问控制器,主要是控制各站点共享信道的分配问题,以保证传输介质能有效的传输以太网数据帧。FPGA内部TEMAC核如何进行高效率的测试是一个值得研究的问题。由于国际上的先进厂商对TEMAC核的测试是保密的,缺乏相应的技术文献,而国内在内嵌TEMAC测试方面仍比较薄弱。我国目前已经开展了内嵌TEMAC核的高性能FPGA研制工作,为了支撑国产FPGA中TEMAC核的测试,以及保证进口FPGA中TEMAC核的可靠性,必须开展FPGA内嵌TEMAC核的测试  (本文共123页) 本文目录 | 阅读全文>>

《计算机测量与控制》2011年10期
计算机测量与控制

基于边界扫描的BIST技术

近年来,随着信息化武器装备复杂度的增加和现场级快速测试诊断需求的增加,迫切需要基于边界扫描的BIST技术;在这种应用模式中,基于边界扫描的BIST技术能解决现场级快速测试诊断需求,测试结果仅需给出板卡是否有故障而不需要...  (本文共4页) 阅读全文>>

《半导体技术》2004年10期
半导体技术

安捷伦科技推出BIST Assist 6.4

~~安捷伦科技推出...  (本文共2页) 阅读全文>>

《湖南大学学报(自然科学版)》2000年S2期
湖南大学学报(自然科学版)

A DFT Method for Single-Control Testability of RTL Data Paths for BIST

This paper presents a new BIST method for RTL data paths based on single-control testability, a new concept of testability. The BIST method adopts hierarchical test. Test pattern generators are placed only on primary inputs and test patterns are propagated to and fed into each module. Test responses are similarly propagated to response analyzers placed only on primary outputs. For the propagation of ...  (本文共9页) 阅读全文>>

《Journal of Computer Science and Technology》2000年04期
Journal of Computer Science and Technology

High Level Synthesis for Loop-Based BIST

Area and test time are two major overheads encountered duringdata path high level synthesis for BIST. This paper presents an approach to behavioral synthesis for loop-based BIST. By taking into account the requirements of theBIST scheme during behavioral synthesis ...  (本文共8页) 阅读全文>>

《计算机辅助设计与图形学学报》2014年06期
计算机辅助设计与图形学学报

BIST测试激励的聚类压缩方法

测试激励压缩方案能减少内建自测试(BIST)电路的存储硬件开销,适合超大规模集成电路的测试.将聚类压缩与循环移位压缩和输入精简压缩巧妙结合,提出一种针对BIST的测试激励聚类压缩方法.首先将难测向量进行x方向输入精简;然后以贪心选择的方法进行y方向聚类压缩,即将...  (本文共8页) 阅读全文>>