分享到:

数字复接器的FPGA设计与实现

本课题主要是用FPGA实现一个数字复接器。其主要功能是在复接端将四个支路的2.048Mbps数据通过正码速调整技术,将其合路成一路8.448Mbps的高速数据流,在分接端又将此高速数据流恢复成原来的四路2.048Mbps的数据。此支路低速数据流与高速数据流既可以是没有编码的一般的非归零码流,也可以是编成了适合于在线路上传输的HDB3线路码。本课题中的时钟提取部分和平滑时钟部分都是用的锁相环来实现的。本文首先分析了线路码的一般问题;其次分析了正码速调整的基本原理及所涉及的一般问题,并说明了用FPGA进行电路设计的一般方法;最后分析了本系统所产生的抖动,如抖动的产生,分类以及如何减小抖动等,并对本课题所产生的两类抖动即正码速调整引入的侯时抖动和平滑锁相环引入的抖动进行了分析,并用Matlab仿真工具对锁相环的抖动与其环路带宽之间的关系进行了仿真与计算。本人的工作主要包括:1.利用FPGA完成了复接、分接系统的设计和调试。2.利用FP  (本文共67页) 本文目录 | 阅读全文>>

《电子技术应用》2006年12期
电子技术应用

基于FPGA的E1/VC-4数字复接器的设计与实现

在分析同步数字体系中2.048Mbps支路信号E1异步映射复用进VC-4的过程的基础上,对系统中各功能模块的设计原...  (本文共3页) 阅读全文>>

西安电子科技大学
西安电子科技大学

数字复接器及电力载波机的设计与实现

电力线载波通信(PLC)是电力系统特有而不可或缺的通信手段,而且由于其经济和可靠的特点,使它在电力通信系统中占有重要的地位。然而,随着电力系统对通信质量的要求不断提高和其他通信技术的竞争,传统的模拟电力线载波通信设备已无法满足实际需要。因此现有的电力线载波系统急需技术更新。为此,本文设计了数字化电力线载波通信系统和数字复接器。本文设计的硬件平台以高性能的TMS320C6416T DSP作为主处理器,FPGA作为协处理器和控制器,使数字化电力线载波机代替传统的模拟设备。本文中采用Weaver法和IWA法作为单边带(SSB)调制解调算法,克服了载波同步和相位偏差的影响。本文中还研究和实现了E/M信令的传输、压扩器和限幅器的关键技术。文中还研究了V.34建议的高比特率数据传输技术。多路数字复接器的设计采用V.34建议的高速Modem技术,使得系统在不增加带宽的情况下可传输多路语音信号和远动数据,并且传输速率最高可达33.6kbps。  (本文共64页) 本文目录 | 阅读全文>>

武汉大学
武汉大学

基于FPGA的数字复接器的设计与实现

本课题是武汉大学国防研究院与中国空间技术研究院合作项目“成像地检设备的研制与设计”的一部分。该设备接受CCD相机的88路10bit/10MHz的图像数据并进行存储和滚动实时显示,控制CCD相机的调焦、定标及级数,使CCD相机与设备协同工作,实现对目标的成像。本课题属于是该系统的前端处理部分,它的主要功能是接受来自CCD相机的88路10bit/10M的视频信号,对其中的每四路信号进行合成,得到一路10bit/40M的视频信号,然后将合成后的22路信号输出给后端处理单元。本文主要讨论了现阶段数字复接的一些相关理论,本设计的具体特点,以及如何通过FPGA对该系统进行实现。主要包括的相关内容有:信号的预处理与后续处理,信号同步,数字复接,以及系统合成等内容。主要的开发平台是Xilinx的ISE5.2开发环境,并辅之于第三方的仿真综合软件。仿真采用的是Model Sim5.5d,综合采用的是Synplify pro 7.1。  (本文共62页) 本文目录 | 阅读全文>>

《微计算机信息》2007年32期
微计算机信息

基于FPGA的数字复接器的设计

本文提出了基于FPGA技术实现数字复接系统的设计方案,并介...  (本文共3页) 阅读全文>>

《微计算机信息》2010年29期
微计算机信息

基于FPGA的异步数字复接系统设计与实现

本文提出了对不同速率、不同类型的码流进行异步数字复接的一种方法,并详细探讨了基于FPGA的雷达信号...  (本文共3页) 阅读全文>>

《电子技术应用》2005年04期
电子技术应用

同步数字复接的设计及其FPGA实现

在简要介绍同步数字复接基本原理的基础上,采用VHDL语言对同步数字复接各组成模块进行了设计...  (本文共4页) 阅读全文>>