分享到:

宽带PLL环路滤波器的设计

环路滤波器(Loop Filter,简称LPF)是锁相环(PLL)的重要组成单元,它在很大程度上决定了PLL的性能。在PLL频率综合器的设计中,为了获得稳定的VCO调谐电压,环路滤波器起到了维持环路稳定性、控制环路带内外噪声、防止VCO调谐电压控制线上电压突变、抑制参考边带杂散干扰(spurs)等重要作用,是PLL频率综合器的设计与调试的关键。本文实现了一个三极管放大结构的有源三阶环路滤波器,在对VCO调谐电压3.3V到33V的放大的同时,保持宽带PLL的环路稳定性,实现对晶振基准频率处噪声的抑制,并根据PLL噪声模型优化设计PLL环路带宽,实现带内外环路噪声的优化设计。论文首先重点介绍环路滤波器的设计理论,着重介绍分析设计环路滤波器所涉及的相关概念和环路滤波器的拓扑结构。在此基础上,更进一步的根据设计环路滤波器的需要,深入讨论了PLL环路的参数模型,包括PLL各模块的参数抽象方法,环路的开闭环传输方程和开环带宽,相位裕度的理论  (本文共60页) 本文目录 | 阅读全文>>

东南大学
东南大学

高性能微波频率源与毫米波FMCW射频前端关键技术研究

微波毫米波频率源是雷达、通信、电子对抗和测试测量设备等电子系统中必不可少的关键部件,其相位噪声特性、杂散抑制性能和扫频线性度等指标对系统性能有着重要影响。随着系统射频前端向更高频段和更宽带宽的方向发展,对频率源的性能提出了更高要求。本文以实现高性能微波频率源和毫米波射频前端为目标,研究了基于Delta-Sigma调制器(Delta-Sigma Modulator,DSM)的宽带小数N分频锁相环(Phase-Locked Loop,PLL)、直接数字频率合成器(Direct Digital Synthesizer,DDS)、DDS驱动PLL的高线性度扫频源、低相位噪声的混频PLL等频率源,以及毫米波调频连续波(Frequency-Modulated Continuous Wave,FMCW)射频前端中的相关理论问题和关键技术,对频率源扫频状态下的相位噪声理论模型、扫频线性度精确测量方法、杂散抑制技术、频率源相位噪声和扫频线性度对射...  (本文共190页) 本文目录 | 阅读全文>>

天津工业大学
天津工业大学

28-39GHz连续整数分频PLL的研究与设计

随着5G技术的快速发展,CMOS集成电路进入了毫米波阶段,因此适用于高速系统的宽带毫米波锁相环(PLL)频率综合器成为研究热点和难点。尽管随着CMOS集成电路的小尺寸化,器件的特征频率在增加,使得器件满足高频设计要求。但同时供电电压的降低,导致器件的漏电流和噪声等非理想特性变得更加显著,使PLL系统在高频、宽带和低相位噪声设计之间产生了复杂的折衷关系。本文围绕这一热点和难点,研究并设计了一种28-39GHz连续整数分频的PLL系统并加以仿真验证。PLL系统通常包括鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波器(LPF)、压控振荡器(VCO)和分频器。由于在宽带调频VCO设计中,通常采用多组开关电容实现多个调频区间,因此为加快系统锁定速度,本文设计了一种快速锁定调频区间模块,以并行处理的方式使系统在分频比控制位发生变化时,快速、精准地锁定到距离目标频率最近的调频区间。相比于传统处理模块,本文设计的快速锁定调频区间模块不需要对每一...  (本文共78页) 本文目录 | 阅读全文>>

东南大学
东南大学

宽带无线通信系统的频率合成器研究

随着广播电视网、电信网、互联网三网融合业务的推广,对无线通信系统的收发信机提出了宽带的要求。频率源作为收发信机频率产生的基准源头,是射频收发信机的重要组成部分之一。因此,研制超宽带、高稳定性、低相噪和低杂散性能的频率合成器极具重要意义。本文首先通过建立锁相环线性数学模型分析了噪声在锁相环中的传递过程,并研究了应用设计中影响相位噪声和杂散性能的主要因素。针对三网融合“小型化”射频前端的需求,采用集成化锁相芯片设计了频率合成器,该频率合成器以10MHz温补晶振为参考,两通道输出频率范围为137.5MHz~4.4GHz,同时,为满足工程应用需求,该频率合成器设计有上位机,实现了输出频率和输出功率的编程可控;为了弥补集成化锁相芯片设计性能不足,本文优化了宽带频率合成器设计方案,该频率合成器以10MHz恒温晶振为参考,输出频率覆盖范围31.25MHz~8GHz,主要包括基本PLL模块电路、功率控制模块电路和频率拓展模块电路。测试结果表明,...  (本文共66页) 本文目录 | 阅读全文>>

湖南大学
湖南大学

基于PLL的超宽带频率源研究与设计

频率合成器是现代电子系统的重要组成部分,其性能好坏直接决定了整个系统的性能,被誉为众多电子系统的“心脏”。随着现代军事、国防以及无线通信行业的发展,在雷达、制导武器、电子测量仪器和移动通信等电子系统中对频率合成器的性能指标要求越来越高,即要求低相位噪声、低杂散、超宽带、捷变频、高分辨率、高频率稳定度等。本文设计的频率源输出频率范围为1.7 GHz~3.4 GHz,实现了单点频率锁定的功能以及在整个可输出频率范围内实现扫频的功能。频率源的设计基于可编程PLL,通过STM32低频板控制频率源高频板实现。本文主要内容如下:首先本文分析了锁相环的基本组成,介绍了锁相式频率源设计方案,采用从总体到局部再由局部到总体的方式对锁相式频率源设计方案进行阐述,然后介绍了 PLL的相位噪声特性、杂散来源及其抑制方法,接着又介绍了频率源设计分析过程,给出了频率源要达到的各主要性能指标值以及要实现的功能,根据这些性能指标值进行主要芯片选型,利用AD公司...  (本文共82页) 本文目录 | 阅读全文>>

电子科技大学
电子科技大学

宽带高速频率合成器的设计与实现

依托新一代超短波电台的研制需求开展了宽带高速频率合成器的研究与开发工作,围绕指标要求进行论证,主要针对宽频带输出、快速频率转换、优良的频谱质量等指标要求开展研究,本人通过对频率合成器技术的发展现状分析,制定了PLL方式的合成方案,完成了详细线路设计和PCB设计,实现了各指标之间的有效平衡并达到指标要求,宽带高速频率合成器研究取得成功,能够满足新一代超短波电台的应用需求。研究工作简述如下:1.研究完成了方案设计。分析和比较了现有频率合成技术的优缺点,结合本项目的技术指标特点,确定了设计方案,采用以Hittite公司最新推出的频率合成器集成电路作为一本振PLL合成方式的核心器件,选取了具有优良相位噪声性能的PLL电路ADF4106及具有高分辨率的集成VCO,以保证二本振输出频率相位噪声和杂散指标;按照电台整机对时钟信号的需求,设计中直接选取38.4MHz的温度补偿晶体振荡器作为本单元一二本振的参考频率,同时也可作为整机时钟信号;选用...  (本文共87页) 本文目录 | 阅读全文>>